CN206021708U - 数字逻辑电路‑eda实验箱 - Google Patents

Abstract

本实用新型公开了一种数字逻辑电路‑EDA实验箱，包括PCB板，PCB板上设置有数字逻辑电路和EDA电路，其中，数字逻辑电路包括若干芯片插槽、若干数码管一、发光二极管一、拨码开关一、VCC和CND电源输入接口、555定时器电路、时钟源、串/并行DAC、串/并行ADC和供电开关一；EDA电路包括FPGA核心板、发光二极管二、拨码开关二、触发脉冲开关、键盘、蜂鸣器、直流电机、串口、交通灯电路、点阵、数码管、供电开关二、显示器和温度传感器。本实用新型的有益效果：本实验箱同时包含分立元件数字逻辑电路设计和EDA设计功能，并且通过外接引线连接各功能电路，可以将传统数字电路设计和现代数字电路设计技术有效结合起来。

Description

数字逻辑电路-EDA实验箱

技术领域

本实用新型涉及数字电子技术开发系统，具体来说，涉及一种数字逻辑电路-EDA实验箱。

背景技术

数字电子技术课程主要包含门电路、组合逻辑电路、时序逻辑电路以及555定时器电路和A/D，D/A，体现了传统数字电路设计技术的特点。EDA技术将传统数字电路设计采用硬件描述语言设计的方式，下载到芯片实现电路功能，体现了现代数字电路设计技术的特点。不论是数字电子技术课程还是EDA技术课程，都具有很强的实践性，需要通过实验加强学生的学习和动手能力的培养。

目前，很多高校针对这两门课程使用不同的独立实验箱，数字电子技术实验箱适合传统的数字电路设计，EDA技术实验箱实现可编程数字电路设计。这样的实验方式有其局限性，由于所用实验箱不同，学生很难将传统和现代的数字电路设计技术有效结合起来，容易出现所学知识脱节的现象。

另外，现有数字电子技术实验箱使用面包板放置芯片以及连接线，面包板插孔故障率高，影响实验效果。EDA实验箱功能模块较多，但有些功能模块在EDA实验过程中基本用不到，造成资源浪费。

针对相关技术中的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型的目的是提供一种数字逻辑电路-EDA实验箱，以克服现有相关技术所存在的上述不足。

本实用新型的技术方案是这样实现的：

一种数字逻辑电路-EDA实验箱，包括PCB板，所述PCB板上设置有数字逻辑电路和EDA电路，其中，

所述数字逻辑电路包括若干芯片插槽、若干数码管一、发光二极管一、拨码开关一、VCC和CND电源输入接口、555定时器电路、时钟源、串/并行DAC、串/并行ADC和供电开关一，

其中，所述数码管一、发光二极管一、拨码开关一、VCC和CND电源输入接口、555定时器电路、时钟源和供电开关一均与所述芯片插槽内的芯片连接，所述发光二极管一与所述555定时器电路控制连接，所述串/并行DAC、串/并行ADC与所述VCC和CND电源输入接口、拨码开关一、发光二极管一连接；

所述EDA电路包括FPGA核心板、发光二极管二、拨码开关二、触发脉冲开关、键盘、蜂鸣器、直流电机、串口、交通灯电路、点阵、数码管、供电开关二、显示器和温度传感器；

其中，所述发光二极管二、拨码开关二、触发脉冲开关、键盘、蜂鸣器、直流电机、串口、交通灯电路、点阵、数码管、供电开关二、显示器和温度传感器均与所述FPGA核心板连接。

其中，所述555定时器电路包括555振荡器电路、555单稳态电路和555施密特触发器电路。

可选的，所述时钟源的频率包括1HZ、2HZ、10HZ、60HZ、100HZ、1KHZ、10KHZ、100KHZ、1MHZ和6MHZ。

其中，上述各个部件上均设置有外接引线插孔。

其中，还包括芯片插槽附加板，所述芯片插槽附加板与所述芯片插槽连接，并且，所述芯片插槽附加板上设置有若干芯片插槽。

可选的，所述芯片插槽附加板上的芯片插槽数量为4个。

可选的，所述显示器为液晶显示器。

本实用新型的有益效果：相比于独立的数字电路实验箱和EDA实验箱，本实验箱同时包含分立元件数字逻辑电路设计和EDA设计功能，体积减小很多，并且实验箱设计有外接插线孔，通过外接引线连接各功能电路，可以将传统数字电路设计和现代数字电路设计技术有效结合起来。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本实用新型实施例的数字逻辑电路-EDA实验箱的电路模块示意图。

图中：

1、PCB板；2、芯片插槽；3、数码管一；4、发光二极管一；5、拨码开关一；6、VCC和CND电源输入接口；7、555定时器电路；8、时钟源；9、串/并行DAC；10、串/并行ADC；11、供电开关一；12、FPGA核心板；13、发光二极管二；14、拨码开关二；15、触发脉冲开关；16、键盘；17、蜂鸣器；18、直流电机；19、串口；20、交通灯电路；21、点阵；22、数码管；23、供电开关二；24、显示器；25、温度传感器。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

根据本实用新型的实施例，提供了一种数字逻辑电路-EDA实验箱。

如图1所示，根据本实用新型实施例的一种数字逻辑电路-EDA实验箱，包括PCB板1，所述PCB板1上设置有数字逻辑电路和EDA电路，其中，所述数字逻辑电路包括若干芯片插槽2、若干数码管一3、发光二极管一4、拨码开关一5、VCC和CND电源输入接口6、555定时器电路7、时钟源8、串/并行DAC9、串/并行ADC10和供电开关一11，其中，所述数码管一3、发光二极管一4、拨码开关一5、VCC和CND电源输入接口6、555定时器电路7、时钟源8和供电开关一11均与所述芯片插槽2内的芯片连接，所述发光二极管一3与所述555定时器电路7控制连接，所述串/并行DAC9、串/并行ADC10和所述CC和CND电源输入接口6、拨码开关一5、发光二极管一4连接；所述EDA电路包括FPGA核心板12、发光二极管二13、拨码开关二14、触发脉冲开关15、键盘16、蜂鸣器17、直流电机18、串口19、交通灯电路20、点阵21、数码管22、供电开关二23、显示器24和温度传感器25；其中，所述发光二极管二13、拨码开关二14、触发脉冲开关15、键盘16、蜂鸣器17、直流电机18、串口19、交通灯电路20、点阵21、数码管22、供电开关二23、显示器24和温度传感器25均与所述FPGA核心板12连接。

其中，所述555定时器电路7包括555振荡器电路、555单稳态电路和555施密特触发器电路。

可选的，所述时钟源8的频率包括1HZ、2HZ、10HZ、60HZ、100HZ、1KHZ、10KHZ、100KHZ、1MHZ和6MHZ。

其中，上述各个部件上均设置有外接引线插孔。

其中，还包括芯片插槽附加板，所述芯片插槽附加板与所述芯片插槽2连接，并且，所述芯片插槽附加板上设置有若干芯片插槽。

可选的，所述芯片插槽附加板上的芯片插槽数量为4个。

可选的，所述显示器24为液晶显示器。

具体使用时，分立元件数字逻辑电路设计部分，按下供电开关一11，将芯片插槽2中的插槽臂杆上拉，放置芯片，将臂杆下压，固定芯片。为芯片提供输入信号的功能模块有拨码开关一5、VCC和CND电源输入接口6和时钟源8。提供输出信号的功能模块有数码管一3、发光二极管一4。

连接功能模块时，将连接线一端插入芯片插槽2中的引线插孔，另一端插入VCC和CND电源输入接口6引线插孔，给芯片提供电源VCC和GND。

为芯片提供输入信号时，连接线一端连接到芯片插槽2引线插孔，另一端连接到拨码开关一5下面的插孔。拨码开关一5拨上去，输入高电平，拨码开关拨下来，输入低电平。

为芯片提供时钟信号，连接线一端连接到芯片插槽2引线插孔，另一端连接到时钟源8对应的插孔。时钟源8包含2个频率选择按钮，2组时钟信号引线插孔，一个可编程芯片和下载口。时钟源可以提供1HZ，2HZ，10HZ，60HZ，100HZ，1KHZ，10KHZ，100KHZ，1MHZ，6MHZ的脉冲信号。转动时钟源旋钮，选择时钟频率。此外，通过时钟源8的可编程芯片，可以设计其他频率的时钟信号。

连接输出信号时，连接线一端连接芯片插槽2中芯片输出引脚对应的引线插孔，另一端连接到数码管一3对应的插孔，可显示电路输出结果，数码管均可显示0-F。部分数码管3是7位数据输入，部分数码管3是4位数据输入。连接线一端连接芯片输出引脚插孔，另一端连接到发光二极管一4下面对应的引线插孔，可显示输出信号的高、低电平。发光二极管一4亮表示高电平，发发光二极管一4灭表示低电平。

将芯片插槽附加板固定到实验箱，还可以增加芯片使用的数量。555定时器电路7包含3个555芯片，6个电容，5个电阻，2个可变电阻器，2个触发脉冲开关，1个发光二极管以及相应引线插孔，通过引线连接各元件可实现555振荡器、施密特触发器和单稳态电路等。DAC模块，ADC模块放置有固定芯片，使用时，根据电路结构进行连接。通过引线连接拨码开关、发光二极管或示波器等设备。

对于EDA设计部分，按下供电开关二23，将FPGA核心板下载线的下载端连接到FPGA核心板12左侧的下载口，另一端连接到电脑USB插口。FPGA核心板使用的FPGA核心板芯片为cyclone系列EP3C16Q240C8。在Quartus II软件中进行电路设计，将设计好的编程文件通过下载线下载到FPGA核心板。EDA设计部分有些功能模块与FPGA核心板之间为设计为固定连接的模式，不需要外接引线。设计时，在Quartus II软件中通过引脚配置功能，实现FPGA核心板芯片与功能模块的连接。固定连接的模块包括发光二极管二13、拨码开关二14、触发脉冲开关15、键盘16(4*4键盘)、蜂鸣器17、直流电机18，交通灯电路20、点阵21(16*16点阵)，数码管22。另外，显示器24和温度传感器25与FPGA核心板未设计固定连接模式，模块旁边有引线插孔。FPGA核心板上预留有FPGA核心板芯片未使用I/O引线插孔。在Quartus II软件中将电路接口配置到预留I/O引线插孔，再将引线一端连接到FPGA核心板预留引线插孔，另一端连接到显示器24或温度传感器25引线插孔，实现功能模块连接。通过FPGA核心板预留I/O引线插孔，还可与其他需要外接引线的功能模块进行连接。

由此可见，借助于本实用新型的上述技术方案，本实验箱同时包含分立元件数字逻辑电路设计和EDA设计功能，并且可通过外接引线连接各功能电路，可以将传统数字电路设计和现代数字电路设计技术有效结合起来。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种数字逻辑电路-EDA实验箱，其特征在于，包括PCB板，所述PCB板上设置有数字逻辑电路和EDA电路，其中，

所述数字逻辑电路包括若干芯片插槽、若干数码管一、发光二极管一、拨码开关一、VCC和CND电源输入接口、555定时器电路、时钟源、串/并行DAC、串/并行ADC和供电开关一，

其中，所述数码管一、发光二极管一、拨码开关一、VCC和CND电源输入接口、555定时器电路、时钟源和供电开关一均与所述芯片插槽内的芯片连接，所述发光二极管一与所述555定时器电路控制连接，所述串/并行DAC、串/并行ADC与所述VCC和CND电源输入接口、拨码开关一、发光二极管一连接；

所述EDA电路包括FPGA核心板、发光二极管二、拨码开关二、触发脉冲开关、键盘、蜂鸣器、直流电机、串口、交通灯电路、点阵、数码管、供电开关二、显示器和温度传感器；

其中，所述发光二极管二、拨码开关二、触发脉冲开关、键盘、蜂鸣器、直流电机、串口、交通灯电路、点阵、数码管、供电开关二、显示器和温度传感器均与所述FPGA核心板连接。

2.根据权利要求1所述的数字逻辑电路-EDA实验箱，其特征在于，所述555定时器电路包括555振荡器电路、555单稳态电路和555施密特触发器电路。

3.根据权利要求1所述的数字逻辑电路-EDA实验箱，其特征在于，所述时钟源的频率包括1HZ、2HZ、10HZ、60HZ、100HZ、1KHZ、10KHZ、100KHZ、1MHZ和6MHZ。

4.根据权利要求1所述的数字逻辑电路-EDA实验箱，其特征在于，还包括芯片插槽附加板，所述芯片插槽附加板与所述芯片插槽连接，并且，所述芯片插槽附加板上设置有若干芯片插槽。

5.根据权利要求4所述的数字逻辑电路-EDA实验箱，其特征在于，所述芯片插槽附加板上的芯片插槽数量为4个。

6.根据权利要求1所述的数字逻辑电路-EDA实验箱，其特征在于，所述显示器为液晶显示器。