CN205901706U - 一种用于双编码器的电路 - Google Patents
一种用于双编码器的电路 Download PDFInfo
- Publication number
- CN205901706U CN205901706U CN201620692817.4U CN201620692817U CN205901706U CN 205901706 U CN205901706 U CN 205901706U CN 201620692817 U CN201620692817 U CN 201620692817U CN 205901706 U CN205901706 U CN 205901706U
- Authority
- CN
- China
- Prior art keywords
- terminal
- encoder
- chip
- max3084
- 74lvc2g14
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
本实用新型公开了一种用于双编码器的电路，包括：MAX3084芯片、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU；倍加福编码器的DA+与MAX3084芯片的A端子电连接，倍加福编码器的DA‑与MAX3084芯片的B端子电连接，倍加福编码器的CLK‑与MAX3084芯片的Z端子电连接，倍加福编码器的CLK+与MAX3084芯片的Y端子电连接；MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接；第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。
Description
技术领域
本实用新型涉及电动执行器设备技术领域，特别是涉及一种用于双编码器的电路。
背景技术
目前，传统电动执行器的驱动板和编码器连接部分，驱动板有时需要连接倍加福编码器，有时需要连接西曼顿编码器，两种编码器的接口管脚定义、硬件电路不一样，两种编码器使用驱动板上的同一个端子与驱动板进行连接。
实用新型内容
本实用新型要解决的技术问题是：提供一种用于双编码器的电路，使其与传统技术相比较，具有结构简单，使用方便的特点。
本实用新型为解决公知技术中存在的技术问题所采取的技术方案是：
一种用于双编码器的电路，包括倍加福编码器和西曼顿编码器；其特征在于：还包括与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU；所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上，所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接，所述倍加福编码器的DA-端子与MAX3084芯片的B端子电连接，所述倍加福编码器的CLK-端子与MAX3084芯片的Z端子电连接，所述倍加福编码器的CLK+端子与MAX3084芯片的Y端子电连接；所述西曼顿编码器的CS2端子、CLK2端子分别与第一74LVC2G14芯片的两个Y端子电连接；所述西曼顿编码器的DO端子与第二74LVC2G14芯片的A端子电连接；所述MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接；所述第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。
本实用新型具有的优点和积极效果是：
由于采用了上述技术方案而具有如下优点，
(1)在一块驱动板上，使用一个接线端子；(2)既能连接倍加福编码器，又能连接西曼顿编码器。
附图说明
图1是本实用新型优先实施例的电路图。
其中：1、倍加福编码器电路；2、西曼顿编码器电路；3、CPU。
具体实施方式
为能进一步了解本实用新型的实用新型内容、特点及功效，兹例举以下实施例，并配合附图详细说明如下：
请参阅图1，一种用于双编码器的电路，包括：包括倍加福编码器、西曼顿编码器、、与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU3；所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上，所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接，所述倍加福编码器的DA-端子与MAX3084芯片的B端子电连接，所述倍加福编码器的CLK-端子与MAX3084芯片的Z端子电连接，所述倍加福编码器的CLK+端子与MAX3084芯片的Y端子电连接；所述西曼顿编码器的CS2端子、CLK2端子分别与第一74LVC2G14芯片的两个Y端子电连接；所述西曼顿编码器的DO端子与第二74LVC2G14芯片的A端子电连接；所述MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接；所述第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。
上述优选实施例中：倍加福编码器电路1中：倍加福编码器接口J1定义排列设计为：1：V；2：G；3：CLK+；4：CLK-；5：DA-；6：DA+。1、2脚接电源，3、4、5、6脚接通信芯片U1，U1接单片机U4的11、14脚。
西曼顿编码器电路2中：西曼顿编码器接口J1A定义排列设计为：1：V；2：G；3：DO2；4：CLK2；5：CS2；6：空脚。1、2脚接电源，3、4、5脚接通信芯片U2、U3，U2、U3接单片机U4的8、9、10脚。
接口J1A在线路板上和接口J1重合，使用一个6脚端子，其中1、2脚连接电源。其它脚既连接U1，也连接U2、U3。
当使用倍加福编码器时，以下元器件不焊接安装：U2、R2、R3、R4。
当使用西曼顿编码器时，以下元器件不焊接安装：U1、R1。
以上对本实用新型的实施例进行了详细说明，但所述内容仅为本实用新型的较佳实施例，不能被认为用于限定本实用新型的实施范围。凡依本实用新型申请范围所作的均等变化与改进等，均应仍归属于本实用新型的专利涵盖范围之内。
Claims (1)
1.一种用于双编码器的电路，包括倍加福编码器和西曼顿编码器；其特征在于：还包括与倍加福编码器电连接的MAX3084芯片、与西曼顿编码器电连接的两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU；所述倍加福编码器、西曼顿编码器、两个74LVC2G14芯片、以及型号为PIC18F46K80的CPU集成于一块驱动板上，所述倍加福编码器的DA+端子与MAX3084芯片的A端子电连接，所述倍加福编码器的DA-端子与MAX3084芯片的B端子电连接，所述倍加福编码器的CLK-端子与MAX3084芯片的Z端子电连接，所述倍加福编码器的CLK+端子与MAX3084芯片的Y端子电连接；所述西曼顿编码器的CS2端子、CLK2端子分别与第一74LVC2G14芯片的两个Y端子电连接；所述西曼顿编码器的DO端子与第二74LVC2G14芯片的A端子电连接；所述MAX3084芯片的RO端子和DI端子均与CPU的三号RB端子和四号RB端子电连接；所述第一74LVC2G14芯片的A端子和第二74LVC2G14芯片的Y端子均与CPU的零号RB端子、一号RB端子、二号RB端子电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620692817.4U CN205901706U (zh) | 2016-06-30 | 2016-06-30 | 一种用于双编码器的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620692817.4U CN205901706U (zh) | 2016-06-30 | 2016-06-30 | 一种用于双编码器的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205901706U true CN205901706U (zh) | 2017-01-18 |
Family
ID=57771620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620692817.4U Expired - Fee Related CN205901706U (zh) | 2016-06-30 | 2016-06-30 | 一种用于双编码器的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205901706U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106130538A (zh) * | 2016-06-30 | 2016-11-16 | 天津市津达执行器有限公司 | 一种用于双编码器的电路 |
-
2016
- 2016-06-30 CN CN201620692817.4U patent/CN205901706U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106130538A (zh) * | 2016-06-30 | 2016-11-16 | 天津市津达执行器有限公司 | 一种用于双编码器的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205901706U (zh) | 一种用于双编码器的电路 | |
| CN206632411U (zh) | 电动工具及其电路板组件 | |
| CN206136497U (zh) | 一种电动车的控制器 | |
| CN207408937U (zh) | 一种ttl转rs232接口电平的转换电路 | |
| CN206332301U (zh) | 一种动力电池管理系统信号采集线束 | |
| CN106130538A (zh) | 一种用于双编码器的电路 | |
| CN205157599U (zh) | 一种导轨式的三相电能表 | |
| JP2015516771A (ja) | 無線通信端末 | |
| CN203012707U (zh) | Usb串行口三合一转换器 | |
| CN202522996U (zh) | 一种低成本的服务器cpu供电模块装置 | |
| CN207782071U (zh) | 一种用于新能源汽车的软铜排 | |
| CN205049626U (zh) | 一种导轨式的单相电能表 | |
| CN203149566U (zh) | 一种rs232接口电路 | |
| CN208539810U (zh) | 一种4通道伺服电机驱动电路 | |
| CN203713760U (zh) | 新能源汽车逆变器接线座与接地电容的连接结构 | |
| CN203589414U (zh) | 一种Micro USB与标准USB接口转接头 | |
| CN201508692U (zh) | Sdr存储器与ddr存储器兼容电路 | |
| CN206993160U (zh) | 终端后盖及移动终端 | |
| CN204596959U (zh) | 一种电容磁芯骨架一体化的集成低频天线 | |
| CN203554847U (zh) | 带端子接口的电动车控制器 | |
| CN203455904U (zh) | 网络开票机主线路 | |
| CN203299813U (zh) | 便携式通用串行总线接口盒 | |
| CN203045124U (zh) | 一种逆变式数字化控制自动埋弧焊机 | |
| CN202889378U (zh) | 工业级通讯信息处理平台 | |
| CN207459781U (zh) | 一种可用于更新配套控制器软件的usb充电器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170118 Termination date: 20190630 |