CN205753622U - 一种采用比较器的电源切换电路 - Google Patents

Abstract

本实用新型公开了一种采用比较器的电源切换电路，包括比较器、第一反相器、第二反相器、第一缓冲器、第二缓冲器、第一PMOS开关管PFET1、第二PMOS开关管、第三PMOS开关管、第四PMOS开关管，采用本实用新型，具有如下技术效果：1.切换阈值精准；本实用新型的切换逻辑是需要通过判定片外输入电源和备份电源的高低得到。2电源切换的可靠性；本实用新型的正反馈电路避免了电源电压在阈值点附近时造成的比较器输出的抖动引起的整个电源切换电路的抖动和不稳定。3.适用工艺范围广；由于本实用新型采用的是目主流的MOS工艺设计，因此本实用新型适用于一切MOS工艺。

Description

一种采用比较器的电源切换电路

技术领域

本实用新型涉及应用于电池待机的SOC和MCU类电路的电源切换电路，尤其涉及采用比较器的电源切换电路。

背景技术

在很多需要待机模式的芯片设计中，电池寿命是必须要仔细研究和考量的指标，比如很多SOC和MCU芯片中都有RTC(real time clock)待机计时功能。为了提高电池寿命，除了其负载电路的功耗本身需要降低之外，及时有效的电源切换也是必须的。比如在开机情况下，即芯片有外部电源输入的情况下，芯片中的RTC模块电源切换到片外输入电源；在片外输入电源撤掉的情况下，RTC模块的电源再自动及时的切换到电池电源。

现有的电源切换电路要么很粗糙，不能设定电源切换的阈值，要么切换阈值不固定，造成电源切换电路震荡，甚至引起待机功能模块逻辑的错乱。

如目前很多公司采用的并联二极管电源切换电路参见附图1，在片外输入电源VDDIN大于备用电池BATT电压时。电源选择电路选择片外输入电源VDDIN作为RTC或者其他待机模块的电源，在VDDIN撤掉或者VDDIN小于BATT电压时，电源选择电路选择BATT电源作为RTC或者其他待机模块的电源。该架构很致命的缺陷在于不能适用于VDDIN本身就是低于BATT的应用场合，比如BATT电压正常3.0V，而芯片要求VDDIN在2.5V时仍需要正常工作。而该二极管电源选择架构在这种应用中会自动将RTC等待机模块的电源选择为BATT，从而缩短了电池寿命。另外二极管自身的压降也会增加功耗或者降低电池电压可用范围。

对于二极管电源切换架构，在片外输入电源VDDIN低于备用电池BATT时，架构会自动选择BATT作为电源输入，这对于低电压的应用场合很致命。举例来讲，目前的纽扣电池电压一般为3.0V，而现在的很多SOC和MCU电路要求的低电压工作范围下探至2.0V左右。在这种应用场合中，二极管电源选择电路明显不适用。另外二极管自身的压降也会极大降低可用电池电压范围。

另外一种电源切换电路为开关切换电源选择电路参见附图2，该电路解决的二极管压降问题，但是仍然没有完全解决电源切换阈值问题。比如在正常3.3V的片外输入电源VDDIN电源域中，即使在VDDIN降低到1.5V时，逻辑门组成的电源切换判断电路可能仍然会认为VDDIN有效。

在开关切换电源选择电路中，电源切换的阈值不合理，该电源切换电路在片外输入电源VDDIN较低时，例如VDDIN为1.5V时，仍然会选择VDDIN作为电源输入，这会对负载逻辑造成影响，甚至导致负载逻辑值的反转和清零。另外，该电路在片外输入电源VDDIN缓慢下降过程中，由于回踢噪声的影响，会造成电源切换电路的抖动，这会对负载电路造成恶劣影响。

现有的技术都不能解决电源切换的阈值固定问题。

实用新型内容

为解决上述现有技术存在的问题，本实用新型提出了一种采用比较器的电源切换电路，本实用新型提供的技术方案如下：一种采用比较器的电源切换电路，包括比较器、第一反相器、第二反相器、第一缓冲器、第二缓冲器、第一PMOS开关管、第二PMOS开关管、第三PMOS开关管、第四PMOS开关管；比较器的正端采样接片外输入电源，负端采样接备份电源，输出端连接到第一反相器、第二反相器、第一缓冲器以及第二缓冲器的输入端；所述的第一反相器的电源连接片外输入电源，所述的第二反相器的电源连接电源切换电路的输出，所述的第一缓冲器的电源连接电源切换电路的输出，所述的第二缓冲器的电源连接备份电源；第一PMOS开关管的源端和衬底连接片外输入电源，漏端连接第二PMOS开关管的源端，栅端连接第一反相器的输出；第二PMOS开关管的源端连接第一PMOS开关管的漏端，漏端和衬底连接电源切换电路的输出，栅端连接第二反相器的输出；第三PMOS开关管的源端和衬底连接电源切换电路的输出，漏端连接第四PMOS开关管的源端，栅端连接第一缓冲器的输出；第四PMOS开关管的源端连接第三PMOS开关管的漏端，漏端和衬底连接备份电源，栅端连接第二缓冲器输出端。

第一反相器、第二反相器、第一缓冲器、第二缓冲器设计时需要满足其能驱动后级的第一PMOS开关管、第二PMOS开关管、第三PMOS开关管和第四PMOS开关管，其中第一反相器、第二反相器、第一缓冲器、第二缓冲器在设计内部器件尺寸时，还需要保证漏电参数符合整体芯片的设计指标。

本实用新型的技术方案解决了采用电池待机的MCU和SOC类电路中电源切换阈值固定问题。

其进一步的技术方案为：

比较器采样输入电源和备份电源电压来判断电源是否切换，比较器包括片外输入电源的采样电路、偏置电流产生电路、比较器主体、备份电源的采样电路。

其进一步的技术方案为：

比较器还包括正反馈电路，正反馈电路具有迟滞功能。

其进一步的技术方案为：

片外输入电源的MOS管串联电路包括第一分压MOS管、第二分压MOS管和第三NMOS管；第一分压MOS管的源极连接片外输入电源，漏极和栅极以及第二分压MOS管的源极相连接；第二分压MOS管的栅极和漏极以及第三NMOS开关管的漏极相连接；片外输入电源的MOS管串联电路采样比例取决于第二分压MOS管与第一分压MOS管的长度之比。

其进一步的技术方案为：

偏置电流产生电路用于给比较器主体提供直流工作点，偏置电流产生电路包括第三分压电阻和偏置电流管，第三分压电阻的一端连接片外输入电源，第三分压电阻另一端和偏置电流管的漏极以及栅极均相连接，偏置电流管的源极接地线。

其进一步的技术方案为：

比较器主体包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、电流镜管；第一PMOS管的栅极和第二PMOS管的栅极连接，第一PMOS管的源极和第二PMOS管的源极相且均连接到片外输入电源VDDIN，漏极和第一PMOS管、第二PMOS管的栅极以及第一NMOS管的漏极均相连接，第二PMOS管的漏极和第二NMOS管的漏极相连接，第一NMOS管和第二NMOS管的源极以及电流镜管的漏极均相连接，第二NMOS管的栅极和备份电源采样电路连接；电流镜管的栅极和偏置电流产生电路连接，电流镜管的源极接地线。

其进一步的技术方案为：

备份电源的MOS管串联电路包括第三分压MOS管、第四分压MOS管和第四NMOS管；第三分压MOS管和第四分压MOS管都采用二极管连接方式，其中第三分压MOS管的源极连接备份电源，漏极和栅极以及第四分压MOS管的源极均相连接，第四分压MOS管的栅极和漏极以及第四NMOS管的漏极均相连接；第四NMOS管的栅极和片外输入电源相连接，源极连接地线；备份电源的MOS管串联电路采样比例取决于第四分压MOS管和第三分压MOS管长度之比；备份电源采样电路通过第四NMOS开关管由片外输入电源控制，在片外输入电源有效的情况下开启对备份电源的采样通道，在片外输入电源无效的情况下关闭对备份电源的采样通道。

正反馈电路是施密特触发器，施密特触发器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；第三PMOS管和第六PMOS管的源极连接片外输入电源，第三PMOS管的漏极和第四PMOS管的源极连接，并且连接到片外输入电源VDDIN，漏极和第四PMOS管的源极以及第五PMOS管的源极均相连接；第四PMOS管的漏极和第六NMOS管的漏极以及第五PMOS管、第六PMOS管、第七NMOS管第八NMOS管的栅极均相连接；第六NMOS管的源极和第五NMOS管的漏极以及第七NMOS管的源极均相连接；第五NMOS管的源极接地，第五PMOS管的漏极接地，第七NMOS管的漏极接片外输入电源VDDIN，第三PMOS管、第四PMOS管、第六NMOS管和第五NMOS管的栅极均相连接，并且连接到比较器主体的输出端，比较器主体的输出端为第二NMOS管漏极和第二PMOS管的漏极的连接点；第六PMOS管和第八NMOS管的漏极相连接，连接点为比较器顶层的输出端。

其进一步的技术方案为：

正反馈电路包括第六分压电阻、开关、第一比价器和第二比价器，第六分压电阻一端和备用电池采样电路连接，另一端和开关连接；开关的另一端和比较器顶层的输出端连接；第一比价器的输入端连接比较器主体的输出端，第一比价器的输出端连接第二比价器的输入端，第二比价器的输出端为比较器顶层的输出端；第一比价器和第二比价器主要起到波形整形的作用。

整个比较器的顶层采用片外输入电源VDDIN作为电源，比较器的输出“VDDIN_VALID”的逻辑值表明了片外输入电源VDDIN是否有效，当输出“VDDIN_VALID”为高时，说明片外输入电源有效，电源切换电路会根据比较器的输出逻辑选择片外输入电源作为后续负载的电源输入；否则片外输入电源无效，电源切换电路会根据比较器的输出逻辑选择备份电源BATT作为后续负载的电源输入。

同时比较器的正反馈电路具有迟滞功能，快速响应，避免了片外输入电源电压在阈值附近造成的电源切换电路的抖动或者震荡的可能性，保证了电源切换电路的稳定和可靠。

根据不同芯片系统的要求，可以任意调节第一分压电阻和第二分压电阻的比例，以及第四分压电阻和第五分压电阻的比例，从而得到需要的电源切换阈值点。

另外，由于备份电源BATT的第四分压电阻和第五分压电阻的开启受到片外输入电源VDDIN的控制，在VDDIN不存在的情况下，备份电源BATT的采样电阻并不工作，从而进一步减小备份电源BATT的电能损耗。

在MCU和SOC类电路中其电源切换电路采用本实用新型，具有以下技术效果：

1.超低功耗。由于本实用新型中的逻辑判断电路即比较器采用的是片外输入电源，因此不会额外浪费备份电源的能量。在合理设计比较器中第四分压电阻和第五分压电阻的绝对值的情况下，我们可以将备份电源的功耗降低至纳安(nA)级别。另外，第四分压电阻和第五分压电阻的采样通路还受到片外输入电源VDDIN的控制，在片外输入电源VDDIN不存在的情况下，该采样通道并不会打开，因此并不会造成备份电源能量的损失。

2.切换阈值精准。由于本实用新型的切换逻辑是需要通过判定片外输入电源和备份电源的高低得到的。在合理设计比较器中第一分压电阻和第二分压电阻的比例以及第四分压电阻和第五分压电阻的比例之后，电源切换的阈值电压是固定的。因此本实用新型可以做到电源切换的阈值的精确性。

3.电源切换的可靠性。本实用新型在合理设计切换阈值的基础上，在比较器的输出端加入施密特触发器，通过合理设计施密特触发器的器件尺寸，能够得到需要的符合设计指标的迟滞电压。从而避免了电源电压在阈值点附近时造成的比较器输出的抖动引起的整个电源切换电路的抖动和不稳定。

4.适用工艺范围广。由于本实用新型采用的是目前主流的MOS工艺设计，因此本实用新型适用于一切MOS工艺。

5.对于电源上电、掉电时序没有要求。本实用新型采用的是阈值电压判断方法，在片外输入电源VDDIN以及备份电源BATT达到阈值点时即会做出相应的切换判断。因此对于片外输入电源以及备份电源BATT的上电以及掉电时间长度没有要求。这极大了增加了本实用新型的适用环境，因为不同的产品会有不同的电源上电、掉电时长，相同的芯片在不同的应用场合中也会出现不同的上电、掉电时长，而本实用新型可以无视这些上电、掉电方面时间上的差异。

附图说明

图1为现有技术中并联二极管电源切换电路的连接图；

图2为现有技术中开关切换电源选择电路的连接图；

图3为采用比较器的电源切换电路连接图；

图4为采用施密特触发器做正反馈电路的比较器电路连接图；

图5为采用电阻和开关组成的正反馈电路的比较器电路连接图；

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

实施例一

如附图3所示，电源切换电路连接说明：

一种采用比较器的电源切换电路，包括比较器CMP、第一反相器INV1、第二反相器INV2、第一缓冲器BUFF1、第二缓冲器BUFF2、第一PMOS开关管PFET1、第二PMOS开关管PFET2、第三PMOS开关管PFET3、第四PMOS开关管PFET4；比较器CMP的正端采样接片外输入电源VDDIN，负端采样接备份电源BATT，输出端连接到第一反相器INV1、第二反相器INV2、第一缓冲器BUFF1以及第二缓冲器BUFF2的输入端；第一反相器INV1的电源连接片外输入电源VDDIN，第二反相器INV2的电源连接电源切换电路的输出VDDOUT，第一缓冲器BUFF1的电源连接电源切换电路的输出VDDOUT，第二缓冲器BUFF2的电源连接备份电源BATT；第一PMOS开关管PFET1的源端和衬底连接片外输入电源VDDIN，漏端连接第二PMOS开关管PFET2的源端，栅端连接第一反相器INV1的输出；第二PMOS开关管PFET2的源端连接第一PMOS开关管PFET1的漏端，漏端和衬底连接电源切换电路的输出VDDOUT，栅端连接第二反相器INV2的输出；第三PMOS开关管PFET3的源端和衬底连接电源切换电路的输出VDDOUT，漏端连接第四PMOS开关管PFET4的源端，栅端连接第一缓冲器BUFF1的输出；第四PMOS开关管PFET4的源端连接第三PMOS开关管PFET3的漏端，漏端和衬底连接备份电源BATT，栅端连接第二缓冲器BUFF2的输出端。

如图4所示，比较器电路连接说明：

比较器采样输入电源和备份电源电压来判断片外电源是否有效，所述的比较器包括片外输入电源VDDIN的采样电路、偏置电流产生电路、比较器主体、备份电源BATT的采样电路和施密特触发器。

片外输入电源VDDIN的采样电路是片外输入电源VDDIN的MOS管串联电路，该MOS管串联电路包括第一分压MOS管PD1、第二分压MOS管PD2和第三NMOS开关管N3，第一分压MOS管PD1的源极连接片外输入电源VDDIN，漏极和栅极以及第二分压MOS管PD2的源极均相连接，第二分压MOS管PD2的栅极和漏极以及第三NMOS开关管N3的漏极均相连接；片外输入电源的MOS管串联电路采样比例取决于第二分压MOS管与第一分压MOS管的长度之比。

偏置电流产生电路用于给比较器主体提供直流工作点，偏置电流产生电路包括第三分压电阻R3和偏置电流管N11，第三分压电阻R3的一端连接片外输入电源VDDIN，第三分压电阻R3另一端和偏置电流管N11的漏极以及栅极均相连接，偏置电流管N11的源极接地线GND。

比较器主体包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、电流镜管N0；第一PMOS管P1的栅极和第二PMOS管P2的栅极连接，第一PMOS管P1的源极和第二PMOS管P2的源极相且均连接到片外输入电源VDDIN，漏极和第一PMOS管P1、第二PMOS管P2的栅极以及第一NMOS管N1的漏极均相连接，第二PMOS管P2的漏极和第二NMOS管N2的漏极相连接，第一NMOS管N1和第二NMOS管N2的源极以及电流镜管N0的漏极均相连接，第二NMOS管N2的栅极和备份电源采样电路连接；电流镜管N0的栅极和偏置电流产生电路连接，电流镜管N0′的源极接地线GND。

备份电源采样电路是备份电源的MOS管串联电路，该MOS管串联电路包括第三分压MOS管PD3、第四分压MOS管PD4和第四NMOS管N4；第三分压MOS管PD3和第四分压MOS管PD4都采用二极管连接方式，第三分压MOS管PD3的源极连接备份电源BATT，漏极和栅极以及第四分压MOS管PD4的源极均相连接，第四分压MOS管PD4的栅极和漏极以及第四NMOS管N4的漏极均相连接；第四NMOS管N4的栅极和片外输入电源VDDIN相连接，源极连接地线GND；备份电源采样电路通过第四NMOS开关管N4由片外输入电源VDDIN控制，在片外输入电源VDDIN有效的情况下开启对备份电源的采样通道，在VDDIN无效的情况下关闭对备份电源的采样通道。

正反馈电路是施密特触发器，施密特触发器包括第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7和第八NMOS管N8；第三PMOS管P3和第六PMOS管P6的源极连接片外输入电源，第三PMOS管P3的漏极和第四PMOS管P4的源极连接，并且连接到片外输入电源VDDIN，漏极和第四PMOS管P4的源极以及第五PMOS管P5的源极均相连接；第四PMOS管P4的漏极和第六NMOS管N6的漏极以及第五PMOS管P5、第六PMOS管P6、第七NMOS管N7、第八NMOS管N8的栅极均相连接；第六NMOS管N6的源极和第五NMOS管N5的漏极以及第七NMOS管N7的源极均相连接；第五NMOS管N5的源极接地，第五PMOS管P5的漏极接地，第七NMOS管N7的漏极接片外输入电源VDDIN，第三PMOS管P3、第四PMOS管P4、第六NMOS管N6和第五NMOS管N5的栅极均相连接，并且连接到比较器主体的输出端，比较器主体的输出端为第二NMOS管N2漏极和第二PMOS管P2的漏极的连接点；第六PMOS管P6和第八NMOS管N8的漏极相连接，连接点为比较器顶层的输出端VDDIN_VALID。

若电源切换电路的电源组合是片外输入电源VDDIN以及备份电源BATT同时存在，片外输入电源VDDIN的采样电路输入的电压高于备份电源BATT的采样电路输入电压，其电路信号传递方法如下：

比较器主体输出端的电压升高，经过施密特触发器输出VDDIN_VALID的值为1，此时片外输入电源电压已经高于比较器设定的阈值，比较器输出1，通过第一反相器INV1和第二反相器INV2打开第一PMOS开关管PFET1和第二PMOS开关管PFET2，同时通过第一缓冲器BUFF1和第二缓冲器BUFF2关闭第三PMOS开关管PFET3和第四PMOS开关管PFET4，从而实现选择片外输入电源VDDIN作为后续负载电源的功能。

整个比较器的顶层采用片外输入电源VDDIN作为电源，比较器的输出“VDDIN_VALID”的逻辑值表明了片外输入电源VDDIN是否有效，当输出“VDDIN_VALID”为1时，说明片外输入电源有效，当输出“VDDIN_VALID”为0时，说明片外输入电源无效，电源切换电路会根据比较器的输出逻辑值选择备份电源BATT还是片外输入电源VDDIN作为后续负载的电源输入。

根据不同芯片系统的要求，可以任意调节第一分压MOS管PD1和第二分压MOS管PD2的长度，以及第三分压MOS管PD3和第四分压MOS管PD4的长度，从而得到比较器设定的阈值点。比如我们需要在时切换电源选择电路至片外输入电源VDDIN，则可以设定同时将带入就可以得到与的比例存在一一对应的关系。如果我们定下则

在分压MOS管以及的比例决定之后，如果比较器正端输入电压即第一NMOS管N1的栅极电压高于负端输入电压即第二NMOS管N2的栅极电压，此时第一NMOS管N1漏电流Ids1大于第二NMOS管N2漏电流Ids2，而第一PMOS管P1和第二PMOS管P2由于是电流镜架构，因此漏电流相同，都同于第一NMOS管N1的漏电流Ids1，因此比较器主体输出端即第二NMOS管N2的漏极电压升高，经过正反馈电路输出VDDIN_VALID的值为1，表明此时片外输入电源电压已经高于比较器设定的阈值，电源选择电路切换到片外输入电源VDDIN；反之电源切换电路切换到备份电源BATT。

另外，由于备份电源BATT的第三分压MOS管PD3和第四分压MOS管PD4的开启通过第四NMOS管N4受到片外输入电源VDDIN的控制，在VDDIN不存在的情况下，备份电源BATT的MOS管并不工作，从而进一步减小备份电源BATT的电能损耗。

比较器的输出采用施密特逻辑，从而避免了片外输入电源在阈值点附近时电源切换电路抖动或者震荡的可能性，保证了电源切换电路的稳定和可靠。

实施例二

电源切换电路的电路连接图如附图3所示，已在实施例1进行了说明。

如图5所示，比较器电路连接说明：

比较器采样输入电源和备份电源电压来判断片外电源是否有效，所述的比较器包括片外输入电源VDDIN的采样电路、偏置电流产生电路、比较器主体、备份电源BATT的采样电路和施密特触发器。

片外输入电源VDDIN的采样电路是片外输入电源VDDIN的MOS管串联电路，该MOS管串联电路包括第一分压MOS管PD1′、第二分压MOS管PD2′和第三NMOS开关管N3′，第一分压MOS管PD1′的源极连接片外输入电源VDDIN，漏极和栅极以及第二分压MOS管PD2′的源极均相连接，第二分压MOS管PD2′的栅极和漏极以及第三NMOS开关管N3′的漏极均相连接；片外输入电源的MOS管串联电路采样比例取决于第二分压MOS管与第一分压MOS管的长度之比。

偏置电流产生电路用于给比较器主体提供直流工作点，偏置电流产生电路包括第三分压电阻R3′和偏置电流管N11′，第三分压电阻R3′的一端连接片外输入电源VDDIN，第三分压电阻R3′另一端和偏置电流管N11′的漏极以及栅极均相连接，偏置电流管N11′的源极接地线GND。

比较器主体包括第一PMOS管P1′、第二PMOS管P2′、第一NMOS管N1′、第二NMOS管N2′、电流镜管N0′；第一PMOS管P1′的栅极和第二PMOS管P2′的栅极连接，第一PMOS管P1′的源极和第二PMOS管P2′的源极相且均连接到片外输入电源VDDIN，漏极和第一PMOS管P1′、第二PMOS管P2′的栅极以及第一NMOS管N1′的漏极均相连接，第二PMOS管P2′的漏极和第二NMOS管N2′的漏极相连接，第一NMOS管N1′和第二NMOS管N2′的源极以及电流镜管N0′的漏极均相连接，第二NMOS管N2′的栅极和备份电源采样电路连接；电流镜管N0′的栅极和偏置电流产生电路连接，电流镜管N0′的源极接地线GND。

备份电源采样电路是备份电源的MOS管串联电路，该MOS管串联电路包括第三分压MOS管PD3′、第四分压MOS管PD4′和第四NMOS管N4′；所述的第三分压MOS管PD3′和第四分压MOS管PD4′都采用二极管连接方式，第三分压MOS管PD3′的源极连接备份电源BATT，漏极和栅极以及第四分压MOS管PD4′的源极均相连接，第四分压MOS管PD4′的栅极和漏极以及第四NMOS管N4′的漏极均相连接；第四NMOS管N4′的栅极和片外输入电源VDDIN相连接，源极连接地线GND；备份电源采样电路通过第四NMOS开关管N4′由片外输入电源VDDIN控制，在片外输入电源VDDIN有效的情况下开启对备份电源的采样通道，在VDDIN无效的情况下关闭对备份电源的采样通道。

正反馈电路包括第六分压电阻R6、开关K1、第一比价器INVC1和第二比价器INVC2，第六分压电阻R6一端和备用电池采样电路连接，另一端和开关K1连接；开关K1的另一端和比较器顶层的输出端VDDIN_VALID连接；电阻R6和开关K1加上比较器的输出VDDIN_VALID即可构成一个反馈，当VDDIN_VALID有效(＝1)时，开关K1打开，将比较器的负端输入即MOS管N2的栅极进一步拉低，这也相当于给比较器加了一个迟滞电压。第一比价器INVC1的输入端连接比较器主体的输出端(第二NMOS管N2′的漏端)，第一比价器INVC1的输出端连接第二比价器INVC2的输入端，第二比价器INVC2的输出端为比较器顶层的输出端VDDIN_VALID；第一比价器INVC1和第二比价器INVC2主要起到波形整形的作用。

若电源切换电路的电源组合是片外输入电源VDDIN以及备份电源BATT同时存在，且片外输入电源VDDIN的采样电路输入的电压低于备份电源BATT的采样电路输入电压，其电源切换电路的信号传递方法如下：

比较器主体输出端的电压降低，经过正反馈电路输出VDDIN_VALID的值为逻辑低，此时片外输入电源电压低于比较器设定的阈值时，比较器输出0，通过第一反相器INV1和第二反相器INV2关闭第一PMOS开关管PFET1和第二PMOS开关管PFET2，同时通过第一缓冲器BUFF1和第二缓冲器BUFF2打开第三PMOS开关管PFET3和第四PMOS开关管PFET4，从而实现选择备份电源BATT作为后续负载电源的功能。

整个比较器的顶层采用片外输入电源VDDIN作为电源，比较器的输出“VDDIN_VALID”的逻辑值表明了片外输入电源VDDIN是否有效，当输出“VDDIN_VALID”为1时，说明片外输入电源有效，当输出“VDDIN_VALID”为0时，说明片外输入电源无效，电源切换电路会根据比较器的输出逻辑值选择备份电源BATT还是片外输入电源VDDIN作为后续负载的电源输入。

根据不同芯片系统的要求，可以任意调节第一分压MOS管PD1和第二分压MOS管PD2′的长度，以及第三分压MOS管PD3′和第四分压MOS管PD4′的长度，从而得到比较器设定的阈值点。比如我们需要在时切换电源选择电路至片外输入电源VDDIN，则可以设定同时将带入就可以得到与的比例存在一一对应的关系。如果我们定下则

在分压MOS管以及的比例决定之后，如果比较器正端输入电压即第一NMOS管N1′的栅极电压(片外输入电源VDDIN的比例值)高于负端输入电压即第二NMOS管N2′的栅极电压(备份电源BATT的比例值)，此时第一NMOS管N1′漏电流Ids1大于第二NMOS管N2′漏电流Ids2，而第一PMOS管P1′和第二PMOS管P2′由于是电流镜架构，因此漏电流相同，都同于第一NMOS管N1′的漏电流Ids1，因此比较器主体输出端即第二NMOS管N2′的漏极电压升高，经过正反馈电路输出VDDIN_VALID的值为1，表明此时片外输入电源电压已经高于比较器设定的阈值，电源选择电路切换到片外输入电源VDDIN；反之电源切换电路切换到备份电源BATT。

另外，由于备份电源BATT的第三分压MOS管PD3′和第四分压MOS管PD4′的开启通过第四NMOS管N4′受到片外输入电源VDDIN的控制，在VDDIN不存在的情况下，备份电源BATT的MOS管并不工作，从而进一步减小备份电源BATT的电能损耗。

若电源切换电路的电源组合是只存在片外输入电源VDDN而备份电源BATT不存在的情况下，由于比较器采用的电源为片外输入电源VDDIN，电源切换电路的通信方法如下：

由于比较器负端采样值此时为0，因此比较器输出1，通过第一反相器INV1和第二反相器INV2打开第一PMOS开关管PFET1和第二PMOS开关管PFET2，同时通过第一缓冲器BUFF1关闭第三PMOS开关管PFET3，从而达到选择片外输入电源VDDIN的功能；

若电源切换电路的电源组合是只有备份电源BATT存在的情况下，由于比较器采用的电源为片外输入电源VDDIN，电源切换电路的信号传递方法如下：

此时VDDIN不存在，因此比较器输出0，通过第一缓冲器BUFF1和第二缓冲器BUFF2分别开启第三PMOS开关管PFET3和第四PMOS开关管PFET4，同时通过第二反相器INV2关闭了第二PMOS开关管PFET2，从而达到选择备份电源BATT的功能。

以上所述仅为本实用新型的实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，比较器内部的电路组合凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种采用比较器的电源切换电路，其特征在于：包括比较器、第一反相器、第二反相器、第一缓冲器、第二缓冲器、第一PMOS开关管、第二PMOS开关管、第三PMOS开关管、第四PMOS开关管；所述的比较器的正端采样连接片外输入电源，负端采样连接备份电源，输出端连接到第一反相器、第二反相器、第一缓冲器以及第二缓冲器的输入端；所述的第一反相器的电源连接片外输入电源，所述的第二反相器的电源连接电源切换电路的输出，所述的第一缓冲器的电源连接电源切换电路的输出，所述的第二缓冲器的电源连接备份电源；所述的第一PMOS开关管的源端和衬底连接片外输入电源，漏端连接第二PMOS开关管的源端，栅端连接第一反相器的输出；所述的第二PMOS开关管的源端连接第一PMOS开关管的漏端，漏端和衬底连接电源切换电路的输出，栅端接第二反相器的输出端；所述的第三PMOS开关管的源端和衬底接电源切换电路的输出，漏端连接第四PMOS开关管的源端，栅端连接第一缓冲器的输出端；所述的第四PMOS开关管的源端接第三PMOS开关管的漏端，漏端和衬底连接备份电源，栅端连接第二缓冲器的输出端。

2.如权利要求1所述的一种采用比较器的电源切换电路，其特征在于：所述的比较器采样片外输入电源和备份电源电压来判断是否切换，所述的比较器包括片外输入电源的MOS管串联电路、偏置电流产生电路、比较器主体、备份电源的MOS管串联电路。

3.如权利要求1所述的一种采用比较器的电源切换电路，其特征在于：所述的比较器还包括正反馈电路，所述的正反馈电路具有迟滞功能。

4.如权利要求2所述的一种采用比较器的电源切换电路，其特征在于：所述的片外输入电源的MOS管串联电路包括第一分压MOS管、第二分压MOS管和第三NMOS管；所述的第一分压MOS管的源极连接片外输入电源，漏极和栅极以及第二分压MOS管的源极相连接；所述的第二分压MOS管的栅极和漏极以及第三NMOS开关管的漏极相连接；所述的片外输入电源的MOS管串联电路采样比例取决于第二分压MOS管与第一分压MOS管的长度。

5.如权利要求2所述的一种采用比较器的电源切换电路，其特征在于：所述的偏置电流产生电路用于给所述的比较器主体提供直流工作点，所述的偏置电流产生电路包括第三分压电阻和偏置电流管组成；所述的第三分压电阻的一端连接片外输入电源；所述的第三分压电阻另一端和偏置电流管的漏极以及栅极均相连接；所述的偏置电流管的源极接地线。

6.如权利要求2所述的一种采用比较器的电源切换电路，其特征在于：所述的比较器主体包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、电流镜管；所述的第一PMOS管的栅极和第二PMOS管的栅极连接，源极和第二PMOS管的源极相连接且均连接到片外输入电源，漏极和第一PMOS管、第二PMOS管的栅极以及第一NMOS管的漏极均相连接；所述的第二PMOS管的漏极 和第二NMOS管的漏极相连接，所述的第一NMOS管和第二NMOS管的源极以及电流镜管的漏极均相连接；所述的第二NMOS管的栅极和备份电源采样电路连接；所述的电流镜管的栅极和偏置电流产生电路连接，源极接地线。

7.如权利要求2所述的一种采用比较器的电源切换电路，其特征在于：所述的备份电源的MOS管串联电路包括第三分压MOS管、第四分压MOS管和第四NMOS管；所述的第三分压MOS管和第四分压MOS管都采用二极管连接方式，其中所述的第三分压MOS管的源极连接备份电源，漏极和栅极以及第四分压MOS管的源极均相连接，所述的第四分压MOS管的栅极和漏极以及第四NMOS管的漏极均相连接；第四NMOS管的栅极和片外输入电源相连接，源极连接地线；所述的备份电源的MOS管串联电路采样比例取决于第四分压MOS管和第三分压MOS管长度之比；所述的备份电源采样电路通过第四NMOS开关管由片外输入电源控制，在片外输入电源有效的情况下开启对备份电源的采样通道，在片外输入电源无效的情况下关闭对备份电源的采样通道。

8.如权利要求3所述的一种采用比较器的电源切换电路，其特征在于：所述的正反馈电路是施密特触发器，所述的施密特触发器包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；所述的第三PMOS管源极和第六PMOS管的源极相连接，并且连接到片外输入电源，漏极和第四PMOS管的源极以及第五PMOS管的源 极均相连接；所述的第四PMOS管的漏极和第六NMOS管的漏极以及第五PMOS管、第六PMOS管、第七NMOS管、第八NMOS管的栅极均相连接；所述的第六NMOS管的源极和第五NMOS管的漏极以及第七NMOS管的源极均相连接；所述的第五NMOS管的源极连接地线，所述的第五PMOS管的漏极连接地线，所述的第七NMOS管的漏极连接片外输入电源；所述的第三PMOS管、第四PMOS管、第六NMOS管以及第五NMOS管的栅极均相连接，并且连接到比较器主体的输出端，比较器主体的输出端为第二NMOS管漏极和第二PMOS管的漏极的连接点；所述的第六PMOS管和第八NMOS管的漏极相连接，连接点为比较器顶层的输出端。

9.如权利要求3所述的一种采用比较器的电源切换电路，其特征在于：所述的正反馈电路包括第六分压电阻、开关、第一比价器和第二比价器，所述的第六分压电阻一端和备用电池采样电路连接，另一端和开关连接；所述的开关的另一端和比较器顶层的输出端连接；第一比价器的输入端连接比较器主体的输出端，第一比价器的输出端连接第二比价器的输入端，第二比价器的输出端为比较器顶层的输出端；第一比价器和第二比价器起到波形整形的作用。