CN205723516U - 倒装led芯片 - Google Patents
倒装led芯片 Download PDFInfo
- Publication number
- CN205723516U CN205723516U CN201620358438.1U CN201620358438U CN205723516U CN 205723516 U CN205723516 U CN 205723516U CN 201620358438 U CN201620358438 U CN 201620358438U CN 205723516 U CN205723516 U CN 205723516U
- Authority
- CN
- China
- Prior art keywords
- lead
- chip
- wire electrode
- layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
倒装LED芯片,包括衬底以及位于衬底表面上彼此相互独立的多个芯片,每个芯片包括依次生长于衬底表面上的N型氮化镓层、发光层及P型氮化镓层,P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,第一绝缘层上形成有第一P引线电极、第一N引线电极、第二P引线电极、第二N引线电极及第二绝缘层,第二绝缘层上形成有至少三个焊盘,三个焊盘分别与四个引线电极中的一个或两个相连,从而实现主发光二极管的焊盘和静电防护二级管的焊盘分开,以分别对主发光二极管和静电防护二极管进行LED光电测试。
Description
技术领域
本实用新型属于半导体光电芯片技术领域,尤其涉及一种倒装LED芯片。
背景技术
随着LED(发光二极管)光效的不断提高,在某些领域,如液晶背光、汽车照明光源等,己逐渐显露出LED代替荧光灯、白炽灯的趋势。在通用照明领域,大功率LED也同样具有取代传统光源的巨大潜力。但是,随着LED芯片单位面积功率的增大和芯片集成度的提高,散热问题和静电防护问题逐渐成为影响LED稳定性的重要因素。
提高静电防护能力是提高LED稳定性的重要条件之一。现有技术中有采用给LED并联一个反向二极管或双向二极管来提高LED的防静电能力。对于正装芯片或垂直结构芯片,采用将一个防静电二极管和一个LED封装在一起的方法,但该方法增加了生产成本,且因连接金线的增加而影响了产品的稳定性。
专利号为US7064353B2的美国专利中公开了在同一蓝宝石衬底上制作两个反向并联LED的技术,该两个二极管之间可以相互起到静电保护的作用。采用并联单个反向二极管的方法,在只增加少量制造成本的前提下,提高了LED的抗静电放电能力,但这种结构在样品测试上却存在无法测试反向漏电流的问题。LED反向漏电流是反映LED性能的一个重要方面,如果不对反向漏电测试来甄别反向漏电较大的不良品,不良品可能在长期使用中出现可靠性的问题。反向漏电流的测试电压一般比正向开启电压要高,如氮化稼基LED,一般在LED两端施加5V的反向电压测试其反向电流。对于与LED反向并联的二极管,施加的5V电压则为正向电压,一般氮化嫁基LED的工作电压小于3.5V,测试时,反向二极管必定处于正向导通状态,因此无法对LED的反向漏电流进行测试。
专利号为201520094536.4的中国实用新型专利中公开一种倒装LED芯片,包括衬底及M个芯片,每个芯片包括N型氮化镓层、发光层及P型氮化镓层,P型氮化镓层上形成反射层;外延层及反射层表面覆盖第一绝缘层;第一绝缘层上形成第一P引线电极、第一N引线电极、第二P引线电极、第二N引线电极和PN引线连接电极,第一、第二P引线电极、第一、第二N引线电极及PN引线连接电极表面覆盖第二绝缘层;第二绝缘层上形成与第二P引线电极和第一N引线电极电连接的N焊盘以及与第一P引线电极和第二N引线电极电连接的P焊盘。通过PN引线连接电极将第2~M芯片串接后,再通过N焊盘和P焊盘与第一芯片反向并联,使芯片具有良好的抗ESD功能,且能进行反向电压测试。但上述倒装芯片的N焊盘和P焊盘结构不能实现第一芯片、第2~M芯片串接二极管的单独测试,存在判别不良、无法保证质量的缺陷。
实用新型内容
本实用新型的目的是提供一种具有静电损伤保护功能的倒装LED芯片,且能进行反向电压测试。
为了实现上述目的,本实用新型采取如下的技术解决方案:
倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的M个芯片,M≥3,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,所述第一绝缘层上形成有与第一芯片的反射层电连接的第一P引线电极、与第一芯片的N型氮化镓层电连接的第一N引线电极、与第二芯片的反射层电连接的第二P引线电极、与第M芯片的N型氮化镓层电连接的第二N引线电极以及依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接的PN引线连接电极,i=2,…,M-1,每两个相互串联的芯片的PN引线连接电极彼此相互独立;所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极、PN引线连接电极和第一、第二N引线电极彼此之间的第一绝缘层表面上形成有第二绝缘层;所述第二绝缘层上形成有第一N焊盘、第二N焊盘、第一P焊盘及第二P焊盘,其中,所述第一N焊盘与所述第二P引线电极电连接,所述第二N焊盘与所述第一N引线电极电连接,所述第一P焊盘与所述第二N引线电极电连接,所述第二P焊盘与所述第一P引线电极电连接。
为了实现上述目的,本实用新型还采取如下的技术解决方案:
倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的两个芯片,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,所述第一绝缘层上形成有与第一芯片的反射层电连接的第一P引线电极、与第一芯片的N型氮化镓层电连接的第一N引线电极、与第二芯片的反射层电连接的第二P引线电极以及与第二芯片的N型氮化镓层电连接的第二N引线电极;所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极和第一、第二N引线电极彼此之间的第一绝缘层表面上形成有第二绝缘层;所述第二绝缘层上形成有第一N焊盘、第二N焊盘及P焊盘,其中,所述第一N焊盘与所述第二P引线电极电连接,所述第二N焊盘与所述第一N引线电极电连接,所述P焊盘分别与所述第一P引线电极和所述第二N引线电极电连接。
为了实现上述目的,本实用新型还采取如下的技术解决方案:
倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的两个芯片,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,所述第一绝缘层上形成有与第一芯片的反射层电连接的第一P引线电极、与第一芯片的N型氮化镓层电连接的第一N引线电极、与第二芯片的反射层电连接的第二P引线电极以及与第二芯片的N型氮化镓层电连接的第二N引线电极;所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极和第一、第二N引线电极彼此之间的第一绝缘层表面上形成有第二绝缘层;所述第二绝缘层上形成有N焊盘、第一P焊盘及第二P焊盘,其中,所述N焊盘分别与所述第二P引线电极及所述第一N引线电极电连接,所述第一P焊盘与所述第二N引线电极电连接,所述第二P焊盘与所述第一P引线电极电连接。
由以上技术方案可知,本实用新型在第二绝缘层上形成3个或4个焊盘,每一焊盘分别和4个引线电极中的一个或2个电连接,将主发光二极管的焊盘和静电防护二级管的焊盘分开,从而可以分别对主发光二极管&静电防护二极管进行完整的LED光电测试,通过单独测试主发光二级管的反向漏电(IR),以判别不良品防止长期可靠性出现问题;通过单独测试静电防护二极管的ESD性能,判别ESD不良的静电防护二极管,保证二极管的ESD性能。
附图说明
图1为本实用新型实施例1的结构示意图;
图2为图2的俯视图;
图3为实施例1LED芯片的简化结构示意图;
图4为本实用新型实施例2的结构示意图;
图5为图4的俯视图;
图6为实施例2LED芯片的简化结构示意图;
图7为本实用新型实施例3的结构示意图;
图8为图7的俯视图;
图9为实施例3LED芯片的简化结构示意图。
以下结合附图对本实用新型的具体实施方式作进一步详细地说明。
具体实施方式
实施例1
如图1和图2所示,本实用新型的倒装LED芯片包括衬底1以及位于衬底1表面上彼此相互绝缘独立的M个芯片10,M为大于等于3的整数,每一芯片10包括依次生长于衬底1表面上的N型氮化镓层11、发光层12及P型氮化镓层13,P型氮化镓层13上覆盖反射层15,N型氮化镓层11、发光层12及P型氮化镓层13构成每个芯片的外延层2。在外延层上形成深至衬底1表面并露出衬底1的沟槽(未标号),每个芯片由沟槽隔离开,使所述外延层形成彼此相互独立的第一芯片至第M芯片。
在每一芯片10表面形成贯穿P型氮化镓层、发光层直到N型氮化镓层表面的N电极孔(未标号),N电极孔的数量可以为多个并且在芯片表面均匀分布。在外延层2和反射层15的表面覆盖第一绝缘层16,第一绝缘层16同时填充沟槽和N电极孔,第一绝缘层16沿芯片周边侧壁与衬底贴合,将每一个芯片完全包裹。
第一绝缘层16上形成与第一芯片的反射层电连接的第一P引线电极31、与第一芯片的N型氮化镓层电连接的第一N引线电极32、与第二芯片的反射层电连接的第二P引线电极41、与第M芯片的N型氮化镓层电连接的第二N引线电极42以及将一个芯片的N型氮化镓层和相邻一个芯片的反射层依次串接的PN引线连接电极33。第一P引线电极31、第一N引线电极32、PN引线连接电极33、第二P引线电极41及第二N引线电极42具有布线图案。第一P引线电极31与第一芯片的反射层电连接,第一N引线电极32与第一芯片的N型氮化镓层电连接,第二P引线电极41与第二芯片的反射层电连接,第二N引线电极42通过第M芯片上的N型接触孔与第M芯片的N型氮化镓层电连接;相邻芯片之间,PN引线连接电极33依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接,i=2,…,M-1,其中每两个相互串联的芯片的PN引线连接电极33是彼此相互独立的。
在第一P引线电极31、第一N引线电极32、PN引线连接电极33和第二P引线电极41及第二N引线电极42的表面上及位于第一、第二P引线电极、PN引线连接电极和第一、第二N引线电极彼此之间的第一绝缘层16表面上覆盖有第二绝缘层22,第二绝缘层22沿芯片周边侧壁与第一绝缘层贴合。
第二绝缘层22上沉积有第一N焊盘261、第二N焊盘262、第一P焊盘271及第二P焊盘272。其中,第一N焊盘261与第二P引线电极41电连接,第二N焊盘262与第一N引线电极32电连接,第一P焊盘271与第二N引线电极42电连接,第二P焊盘272与第一P引线电极31电连接,PN引线连接电极33将第2芯片至第M芯片依次串联。
如图3所示,通过第一、第二N焊盘以及第一、第二P焊盘,将第一芯片和第二至第M芯片分开,第一芯片为主发光二极管,第二至第M芯片为静电防护二极管,而且主发光二极管的焊盘(262、271)和静电防护二极管的焊盘(261、272)分开,从而可以分别对主发光二极管和静电防护二极管进行完整的LED光电测试,尤其是可以测试主发光二级管的反向漏电(IR),以判别不良品防止长期可靠性出现问题;可以单独测试静电防护二极管的ESD性能,判别ESD不良的静电防护二极管,保证二极管的ESD性能。
实施例2
如图4、图5及图6所示,本实施例与实施例1不同的地方在于:衬底1上设置有两个彼此相互绝缘独立的芯片10,每一芯片10包括依次生长于衬底1表面上的N型氮化镓层11、发光层12及P型氮化镓层13,P型氮化镓层13上覆盖反射层15,在外延层(未标号)和反射层15的表面覆盖第一绝缘层16。第一绝缘层16上形成与第一芯片的反射层电连接的第一P引线电极31、与第一芯片的N型氮化镓层电连接的第一N引线电极32、与第二芯片的反射层电连接的第二P引线电极41、与第二芯片的N型氮化镓层电连接的第二N引线电极42。
在第一P引线电极31、第一N引线电极32、第二P引线电极41及第二N引线电极42的表面上及位于第一、第二P引线电极之间、第一、第二N引线电极之间的第一绝缘层16表面上覆盖有第二绝缘层22,第二绝缘层22上沉积有第一N焊盘261、第二N焊盘262及P焊盘27’。其中,第一N焊盘261与第二P引线电极41电连接,第二N焊盘262与第一N引线电极32电连接,P焊盘27’分别与第一P引线电极31和第二N引线电极42电连接。
实施例3
参照图7、图8及图9,本实施例与实施例2不同的地方在于:第二绝缘层22上沉积有N焊盘26’、第一P焊盘271及第二P焊盘272。其中,N焊盘26’分别与第二P引线电极41及第一N引线电极32电连接,第一P焊盘271与第二N引线电极42电连接,第二P焊盘272与第一P引线电极31电连接。
本实用新型在第二绝缘层上沉积至少三个焊盘,三个焊盘分别与四个引线电极中的一个或两个相连,从而实现主发光二极管的焊盘和静电防护二级管的焊盘分开,以分别对主发光二极管和静电防护二极管进行LED光电测试,通过可以测试主发光二级管的反向漏电判别不良品防止长期可靠性出现问题,通过单独测试静电防护二极管的ESD性能,判别ESD不良的静电防护二极管,保证二极管的ESD性能。
本说明书中各个部分采用递进的方式描述,每个部分重点说明的都是与其它部分的不同之处,各个部分之间相同或相似部分互相参见即可。这些零部件之间的组合关系并不只是实施例所公开的形式,对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽范围。
Claims (3)
1.倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的M个芯片,M≥3,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,所述第一绝缘层上形成有与第一芯片的反射层电连接的第一P引线电极、与第一芯片的N型氮化镓层电连接的第一N引线电极、与第二芯片的反射层电连接的第二P引线电极、与第M芯片的N型氮化镓层电连接的第二N引线电极以及依次将第i芯片的N型氮化镓层和第i+1芯片的反射层进行串联电连接的PN引线连接电极,i=2,…,M-1,每两个相互串联的芯片的PN引线连接电极彼此相互独立;
所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极、PN引线连接电极和第一、第二N引线电极彼此之间的第一绝缘层表面上形成有第二绝缘层;
其特征在于:
所述第二绝缘层上形成有第一N焊盘、第二N焊盘、第一P焊盘及第二P焊盘,其中,所述第一N焊盘与所述第二P引线电极电连接,所述第二N焊盘与所述第一N引线电极电连接,所述第一P焊盘与所述第二N引线电极电连接,所述第二P焊盘与所述第一P引线电极电连接。
2.倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的两个芯片,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,所述第一绝缘层上形成有与第一芯片的反射层电连接的第一P引线电极、与第一芯片的N型氮化镓层电连接的第一N引线电极、与第二芯片的反射层电连接的第二P引线电极以及与第二芯片的N型氮化镓层电连接的第二N引线电极;
所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极和第一、第二N引线电极彼此之间的第一绝缘层表面上形成有第二绝缘层;
其特征在于:
所述第二绝缘层上形成有第一N焊盘、第二N焊盘及P焊盘,其中,所述第一N焊盘与所述第二P引线电极电连接,所述第二N焊盘与所述第一N引线电极电连接,所述P焊盘分别与所述第一P引线电极和所述第二N引线电极电连接。
3.倒装LED芯片,包括衬底以及位于所述衬底表面上彼此相互独立的两个芯片,所述每个芯片包括依次生长于所述衬底表面上的N型氮化镓层、发光层及P型氮化镓层,所述N型氮化镓层、发光层及P型氮化镓层构成芯片的外延层,所述每个芯片的P型氮化镓层上形成有反射层;每个芯片的外延层及反射层表面形成有第一绝缘层,所述第一绝缘层上形成有与第一芯片的反射层电连接的第一P引线电极、与第一芯片的N型氮化镓层电连接的第一N引线电极、与第二芯片的反射层电连接的第二P引线电极以及与第二芯片的N型氮化镓层电连接的第二N引线电极;
所述第一P引线电极、第一N引线电极、PN引线连接电极、第二P引线电极及第二N引线电极的表面上及位于第一、第二P引线电极和第一、第二N引线电极彼此之间的第一绝缘层表面上形成有第二绝缘层;
其特征在于:
所述第二绝缘层上形成有N焊盘、第一P焊盘及第二P焊盘,其中,所述N焊盘分别与所述第二P引线电极及所述第一N引线电极电连接,所述第一P焊盘与所述第二N引线电极电连接,所述第二P焊盘与所述第一P引线电极电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620358438.1U CN205723516U (zh) | 2016-04-26 | 2016-04-26 | 倒装led芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620358438.1U CN205723516U (zh) | 2016-04-26 | 2016-04-26 | 倒装led芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205723516U true CN205723516U (zh) | 2016-11-23 |
Family
ID=57294271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620358438.1U Active CN205723516U (zh) | 2016-04-26 | 2016-04-26 | 倒装led芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205723516U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109432719A (zh) * | 2018-10-29 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种自驱动发光装置及系统 |
CN112802953A (zh) * | 2020-12-28 | 2021-05-14 | 厦门三安光电有限公司 | 一种发光二极管及制备方法 |
-
2016
- 2016-04-26 CN CN201620358438.1U patent/CN205723516U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109432719A (zh) * | 2018-10-29 | 2019-03-08 | 京东方科技集团股份有限公司 | 一种自驱动发光装置及系统 |
CN112802953A (zh) * | 2020-12-28 | 2021-05-14 | 厦门三安光电有限公司 | 一种发光二极管及制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI663723B (zh) | 發光二極體顯示器及其製作方法 | |
CN102214650B (zh) | 一种led像素单元器件结构及其制备方法 | |
US20100019253A1 (en) | Ac light emitting diode | |
TWI549319B (zh) | 發光二極體發光裝置、封裝發光二極體的方法、封裝晶粒的方法 | |
CN208970508U (zh) | 发光器件及led显示屏 | |
CN102723423B (zh) | 大功率白光led器件无金线双面出光的封装方法及封装结构 | |
CN105789400B (zh) | 一种并联结构的led芯片及其制造方法 | |
CN104103659A (zh) | 单晶双光源发光元件 | |
CN104465895A (zh) | Led芯片及其制作方法 | |
CN205723516U (zh) | 倒装led芯片 | |
CN111987200A (zh) | 发光二极管模组、背光模组和显示模组 | |
CN101859865B (zh) | 一种大功率白光led器件的无金线封装方法及白光led器件 | |
TW201330337A (zh) | 發光二極體晶片之結構、發光二極體封裝基板之結構、發光二極體封裝結構及其製法 | |
CN105990390B (zh) | 一种倒装led芯片及其制备方法 | |
TWI511267B (zh) | 發光二極體封裝結構及其製造方法 | |
CN108630793A (zh) | 一种发光二极管 | |
CN104752414A (zh) | 发光部件和发光装置以及其制造方法 | |
CN204045626U (zh) | 多族阵列的发光二极管板上芯片封装结构 | |
US9276166B2 (en) | Method for forming light-emitting device | |
CN102214652B (zh) | 一种led封装结构及其制备方法 | |
US20140183569A1 (en) | Led chip unit and manufacturing method thereof, and led module | |
CN101276832A (zh) | 通过氧化锌透明电极串联微间距发光二极管芯片及其制造工艺 | |
TWI278644B (en) | Testing method and structure for LEDs in wafer form | |
CN103296046A (zh) | 一种led发光器件 | |
US20180337213A1 (en) | Light-emitting diode chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |