CN205620995U - 基于fpga的增强型组合处理器 - Google Patents
基于fpga的增强型组合处理器 Download PDFInfo
- Publication number
- CN205620995U CN205620995U CN201620324202.6U CN201620324202U CN205620995U CN 205620995 U CN205620995 U CN 205620995U CN 201620324202 U CN201620324202 U CN 201620324202U CN 205620995 U CN205620995 U CN 205620995U
- Authority
- CN
- China
- Prior art keywords
- fpga
- signal
- fpga chip
- enhancement mode
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公开了一种基于FPGA的增强型组合处理器，其包括相互连接的STM32微处理器和FPGA芯片，所述FPGA芯片的输入端依次设有差分接收器和电平转换器，所述差分接收器用于接收编码器的差分信号将该差分信号转换成TTL电平信号，所述电平转换器进一步对所述TTL电平信号进行电压值的转换，并由所述FPGA芯片对转换后的TTL电平信号进行计数锁存，生成与锁存数据相对应的锁存地址信号，从而能够综合利用STM32微处理器的强大运算能力和FPGA芯片的信号处理能力，所述STM32微处理器只需根据所述锁存地址信号从所述FPGA芯片读取所述锁存数据，能够较大的提高系统的运算处理能力，从而提高工作效率和精度。
Description
技术领域
本实用新型涉及一种基于FPGA的增强型组合处理器。
背景技术
STM32微处理器是意法半导体(ST)公司出品的一款面向工控低功耗内核为Cortex M3内核的ARM芯片，属于中低端的32位ARM微控制器；按性能分成两个不同的系列：STM32F103“增强型”系列和STM32F101“基本型”系列。增强型系列时钟频率达到72MHz，是同类产品中性能最高的产品；时钟频率72MHz时，从闪存执行代码，STM32功耗36mA，是32位市场上功耗最低的产品，相当于0.5mA/MHz。
FPGA采用了逻辑单元阵列LCA(Logic Cell Array)的概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输入输出模块IOB(InputOutput Block)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能。
STM32微处理器是跑指令的，适合跑算法，但是针对多路的信号处理就需要很多片DSP来并行处理，而FPGA芯片的特点是适合很多路的运算，而且是纯硬件的运算，速度快，处理通道多。两者各具特色但又具有互补性。
实用新型内容
本实用新型根据STM32微处理器和FPGA芯片的各自特点和互补性，提供了一种基于FPGA的增强型组合处理器，其通过将二者组合使用，STM32微处理器根据锁存地址信号从FPGA芯片读取锁存数据，能够较大的提高系统的运算处理能力，提高工作效率和精度。
为实现上述目的，本实用新型采用的技术方案为：
一种基于FPGA的增强型组合处理器，其包括相互连接的STM32微处理器和FPGA芯片，所述FPGA芯片的输入端依次设有差分接收器和电平转换器，所述差分接收器用于接收编码器的差分信号将该差分信号转换成TTL电平信号，所述电平转换器进一步对所述TTL电平信号进行电压值的转换，并由所述FPGA芯片对转换后的TTL电平信号进行计数锁存，生成与锁存数据相对应的锁存地址信号，所述STM32微处理器根据所述锁存地址信号从所述FPGA芯片读取所述锁存数据。
优选的，所述FPGA芯片的输出端依次设有差分驱动器和级联输出模块，将所述编码器的差分信号中的任意一路差分信号进行级联输出。
优选的，所述STM32微处理器采用STM32F103增强型芯片。
优选的，所述FPGA芯片采用带嵌入式闪存的非易失FPGA LatticeXP芯片。
优选的，所述编码器的信差分号为四路的差分信号，所述差分接收器将编码器的四路差分信号转换为90度的两路方波信号。
本实用新型的有益效果是：
本实用新型的增强型组合处理器包括相互连接的STM32微处理器和FPGA芯片，所述FPGA芯片的输入端依次设有差分接收器和电平转换器，所述差分接收器用于接收编码器的差分信号将该差分信号转换成TTL电平信号，所述电平转换器进一步对所述TTL电平信号进行电压值的转换，并由所述FPGA芯片对转换后的TTL电平信号进行计数锁存，生成与锁存数据相对应的锁存地址信号，所述STM32微处理器根据所述锁存地址信号从所述FPGA芯片读取所述锁存数据，能够综合利用STM32微处理器的强大运算能力和FPGA芯片的信号处理能力，STM32微处理器只需通过地址去读取FPGA芯片上的锁存的编码器信号，能够较大的提高系统的运算处理能力，从而提高工作效率和精度。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
图1为本实用新型一种基于FPGA的增强型组合处理器的框架结构示意图；
图2为本实用新型增强型组合处理器的差分接收器的电路结构示意图；
图3为本实用新型增强型组合处理器的电平转换器的电路结构示意图；
图4为本实用新型增强型组合处理器的差分驱动器的电路结构示意图。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
如图1至图4所示，本实用新型的一种基于FPGA的增强型组合处理器，其包括相互连接的STM32微处理器100和FPGA芯片200，所述FPGA芯片200的输入端依次设有差分接收器210和电平转换器220，所述差分接收器210用于接收编码器的差分信号将该差分信号转换成TTL电平信号，所述电平转换器220进一步对所述TTL电平信号进行电压值的转换，并由所述FPGA芯片200对转换后的TTL电平信号进行计数锁存，生成与锁存数据相对应的锁存地址信号，所述STM32微处理器100根据所述锁存地址信号从所述FPGA芯片200读取所述锁存数据。
其中，所述STM32微处理器100采用STM32F103增强型芯片，所述FPGA芯片200采用带嵌入式闪存的非易失FPGA LatticeXP芯片。STM32F103是STM32系列增强型高性能、低成本、低功耗的嵌入式应用专ARM Cortex-M3内核。按性能分成两个不同的系列：STM32F103“增强型”系STM32F101“基本型”系列。增强型系列时钟频率达到72MHz，是同类产品中性能最高的产品；时钟频率72MHz时，从闪存执行代码，STM32功耗36mA，是32位市场上功耗最低的产品，相当于0.5mA/MHz。FPGA芯片则采用lattice公司的带嵌入式闪存的非易失FPGA LatticeXP，LatticeXP带有闪存，因此它特别适用于对瞬时上电、安全性和现场逻辑升级能力有特殊要求的应用。LatticeXP具有目前业内唯一能够满足无缝现场逻辑升级要求的双重SRAM和Flash配置空间结构，这种双重的配置空间可以将FPGA无法处理输入的时间降低到小于2ms，比其它解决方案小了一个数量级。此外，边界扫描及编程电路的独特性能使得器件能够在FPGA或PLD恢复正常工作之前，被初始化到一个恰当的状态。从而使得本实用新型的系统实时性和精确型能够控制在一个很好的状态。
本实施例中，所述编码器的信差分号为四路的差分信号，所述差分接收器将编码器的四路差分信号转换为90度的两路方波信号。所述FPGA芯片200的输出端依次设有差分驱动器230和级联输出模块240，将所述编码器的差分信号中的任意一路差分信号进行级联输出，以用作下一个控制器的编码器差分信号的输入。
本实施例中，FPGA和STM32都是采用3.3V电平的芯片，外部编码器输入是5V,因此还加入了电平转换芯片74CBTD3861(如图3所示)使两部分的电路兼容。
本实施例中，所述差分接收器采用TI公司的MC3486芯片(如图2所示)，所述差分驱动器采用MC3487芯片(如图3所示)，采用差分输入输出能够减少FPGA芯片的处理负担，提高处理的能力，并能够提高抗干扰能力。
本实用新型的工作原理简述如下：
编码器信号通过DB9输入，编码器发出的信号为四路的差分信号，需要通过差分接收器MC3486芯片将编码器的的四路的差分信号转换为90度的两路方波信号，编码器信号是5V的电平的信号，而FPGA芯片是3.3V的电平，需要同过电平转换器74CBTD3861芯片将5v信号转换为3.3v的信号，然后将信号送入FPGA芯片内进行计数锁存，从而减轻smt32微处理器的处理负担，STM32微处理器只需通过地址去读取FPGA芯片上的锁存的编码器信号，来提高系统的运算处理能力，从而提高工作效率和精度；并且，本实用新型的增强型组合处理器能够提高控制器的处理速度及提高控制的精确度，降低功耗；另外，由于FPGA的能够内部布局布线可以自定义接口提高了电路的兼容性，可扩展性，能够更好的布局布线。
上述说明示出并描述了本实用新型的优选实施例，如前所述，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述实用新型构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
Claims (5)
1.一种基于FPGA的增强型组合处理器，其特征在于，包括相互连接的STM32微处理器和FPGA芯片，所述FPGA芯片的输入端依次设有差分接收器和电平转换器，所述差分接收器用于接收编码器的差分信号将该差分信号转换成TTL电平信号，所述电平转换器进一步对所述TTL电平信号进行电压值的转换，并由所述FPGA芯片对转换后的TTL电平信号进行计数锁存，生成与锁存数据相对应的锁存地址信号，所述STM32微处理器根据所述锁存地址信号从所述FPGA芯片读取所述锁存数据。
2.根据权利要求1所述的一种基于FPGA的增强型组合处理器，其特征在于：所述FPGA芯片的输出端依次设有差分驱动器和级联输出模块，将所述编码器的差分信号中的任意一路差分信号进行级联输出。
3.根据权利要求1或2所述的一种基于FPGA的增强型组合处理器，其特征在于：所述STM32微处理器采用STM32F103增强型芯片。
4.根据权利要求1或2所述的一种基于FPGA的增强型组合处理器，其特征在于：所述FPGA芯片采用带嵌入式闪存的非易失FPGA LatticeXP芯片。
5.根据权利要求1或2所述的一种基于FPGA的增强型组合处理器，其特征在于：所述编码器的信差分号为四路的差分信号，所述差分接收器将编码器的四路差分信号转换为90度的两路方波信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620324202.6U CN205620995U (zh) | 2016-04-18 | 2016-04-18 | 基于fpga的增强型组合处理器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620324202.6U CN205620995U (zh) | 2016-04-18 | 2016-04-18 | 基于fpga的增强型组合处理器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205620995U true CN205620995U (zh) | 2016-10-05 |
Family
ID=57030741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620324202.6U Active CN205620995U (zh) | 2016-04-18 | 2016-04-18 | 基于fpga的增强型组合处理器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205620995U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776414A (zh) * | 2017-01-10 | 2017-05-31 | 深圳华云数码有限公司 | 数据传输装置及方法、喷墨打印系统 |
-
2016
- 2016-04-18 CN CN201620324202.6U patent/CN205620995U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776414A (zh) * | 2017-01-10 | 2017-05-31 | 深圳华云数码有限公司 | 数据传输装置及方法、喷墨打印系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205620738U (zh) | 基于fpga+mcu架构的伺服驱动器控制器 | |
| CN101266482B (zh) | 基于单片机的四轴运动控制卡 | |
| CN104020691A (zh) | 适用于多总线协议、多扩展接口的信号采集板卡 | |
| CN204615806U (zh) | 一种基于反相逻辑的三模冗余表决电路 | |
| CN205620995U (zh) | 基于fpga的增强型组合处理器 | |
| US10141916B2 (en) | High-speed flip-flop semiconductor device | |
| CN201018471Y (zh) | 锁相环路全频多模分频器 | |
| CN103389892A (zh) | 一种自刷新的三模冗余计数器 | |
| CN101738987A (zh) | 五轴运动控制卡 | |
| CN102983841A (zh) | 基于可逆逻辑门的可逆主从rs触发器 | |
| CN105549499A (zh) | 一种面向键控类应用的低功耗mcu-soc系统 | |
| CN201219256Y (zh) | 输入/输出双向端口 | |
| CN102928004B (zh) | 一种编码器信号实时处理系统及方法 | |
| CN202904319U (zh) | 一种基于cpld开发的pci总线多轴电机控制卡 | |
| CN103095288B (zh) | 基于多米诺电路的超低功耗三值计数单元及多位计数器 | |
| CN203490567U (zh) | 一种养殖环境控制智能电路 | |
| CN203054620U (zh) | 基于dsp的转台速率控制系统 | |
| CN210899130U (zh) | 动态锁存器、数据运算单元、芯片、算力板及计算设备 | |
| CN203233375U (zh) | 基于fpga的多通道高精度脉冲控制器 | |
| CN102857215A (zh) | 一种三值绝热多米诺正循环门及反循环门 | |
| CN102571071B (zh) | 基于阈值逻辑的set/mos混合结构乘法器单元 | |
| CN206515664U (zh) | 一种电网智能数据处理系统 | |
| CN108335708B (zh) | 一种单粒子加固的可编程双倍数据率寄存器电路及控制方法 | |
| CN204203965U (zh) | 一种用于便携式地面测试设备的数据传输板 | |
| CN213185633U (zh) | 一种无线充电及信息交互的应用电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |