CN205582649U - 双层瓷片厚膜无感功率电阻 - Google Patents

双层瓷片厚膜无感功率电阻 Download PDF

Info

Publication number
CN205582649U
CN205582649U CN201620349502.XU CN201620349502U CN205582649U CN 205582649 U CN205582649 U CN 205582649U CN 201620349502 U CN201620349502 U CN 201620349502U CN 205582649 U CN205582649 U CN 205582649U
Authority
CN
China
Prior art keywords
thick film
film plane
ceramic plate
porcelain core
alumina ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620349502.XU
Other languages
English (en)
Inventor
魏庄子
艾小军
仉增维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG YIJIE TECHNOLOGY Co.,Ltd.
Original Assignee
EBG Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EBG Shenzhen Co Ltd filed Critical EBG Shenzhen Co Ltd
Priority to CN201620349502.XU priority Critical patent/CN205582649U/zh
Application granted granted Critical
Publication of CN205582649U publication Critical patent/CN205582649U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)

Abstract

本实用新型公开了一种双层瓷片厚膜无感功率电阻,该电阻包括电阻外壳、第一厚膜平面瓷芯片和第二厚膜平面瓷芯片;第一厚膜平面瓷芯片固定在电阻外壳的底端上,且两者围合成一腔体,第二厚膜平面瓷芯片置于该腔体内且焊接在第一厚膜平面瓷芯片的第一介质层上;第一厚膜平面瓷芯片与第二厚膜平面瓷芯片焊接后两者形成并联结构。本实用新型将第一厚膜平面瓷芯片和第二厚膜平面瓷芯片通过焊接后两者形成并联结构,该并联结构实现了该电阻芯片的双层瓷芯片结构,进而使得电阻膜层面积增加了一倍,因此在额定功率不变的前提下,极大地提高了电阻的耐脉冲能力。

Description

双层瓷片厚膜无感功率电阻
技术领域
本实用新型涉及电子元器件技术领域,尤其涉及一种双层瓷片厚膜无感功率电阻。
背景技术
目前,在市面上销售的厚膜平面大功率电阻器,在电阻元器件中应用的范围越来越广,但是在结构上存在以下的缺陷:厚膜平面大功率电阻的芯片其耐脉冲能力很弱。
实用新型内容
针对上述技术中存在的不足之处,本实用新型提供一种电阻脉冲能力强、散热效果好的双层瓷片厚膜无感功率电阻。
为实现上述目的,本实用新型提供一种双层瓷片厚膜无感功率电阻,包括电阻外壳、第一厚膜平面瓷芯片和第二厚膜平面瓷芯片;所述第一厚膜平面瓷芯片固定在电阻外壳的底端上,且两者围合成一腔体,所述第二厚膜平面瓷芯片置于该腔体内且焊接在第一厚膜平面瓷芯片的第一介质层上;所述第一厚膜平面瓷芯片与第二厚膜平面瓷芯片焊接后两者形成并联结构。
其中,所述第一厚膜平面瓷芯片包括第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和铜片,所述第一上氧化铝陶瓷片的两侧上均烧结有铂银电极,所述第一上氧化铝陶瓷片上还烧结有第一电阻浆料层,且所述第一电阻浆料层置于铂银电极之间,所述第一介质层涂覆在该第一电阻浆料层的上表面上;所述第一上氧化铝陶瓷片与第一下氧化铝陶瓷片之间焊接该铜片后形成该第一厚膜平面瓷芯片;所述电阻外壳上还安设有两个引脚片,每个引脚片均通过对应的引线焊接在对应的铂银电极上。
其中,所述第二厚膜平面瓷芯片包括第二氧化铝陶瓷片和第二介质层;所述第二氧化铝陶瓷片的下表面焊接在第一介质层上,所述第二氧化铝陶瓷片的上表面烧结有第二电阻浆料层,且该第二介质层涂覆在第二电阻浆料层上。
其中,所述第一上氧化铝陶瓷片的尺寸是厚度为1.27 mm、长度为40.5 mm 及宽度为34.0mm;所述铜片的尺寸是厚度为0.8 mm、长度为45.02 mm及宽度为38.82mm;所述第一下氧化铝陶瓷片的尺寸是厚度为0.635 mm、长度45.02 mm及宽度38.82mm。
其中,所述第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和铜片三者之间通过焊锡膏焊接;且所述第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和第二氧化铝陶瓷片均为96%氧化铝陶瓷片。
本实用新型的有益效果是:与现有技术相比,本实用新型提供的双层瓷片厚膜无感功率电阻,增设第二厚膜平面瓷芯片,将第一厚膜平面瓷芯片和第二厚膜平面瓷芯片通过焊接后两者形成并联结构,该并联结构实现了该电阻芯片的双层瓷基板结构,进而使得电阻膜层面积增加了一倍,因此在额定功率不变的前提下,极大地提高了电阻的耐脉冲能力;而且该结构对瓷基板和金属在焊接时因不同的热膨胀系数产生的变形进行了有效的补偿,从根本上保证了底板的散热效果,且提高了耐磨性能。
附图说明
图1为本实用新型的双层瓷片厚膜无感功率电阻的爆炸图。
主要元件符号说明如下:
10、电阻外壳 11、第一厚膜平面瓷芯片
12、第二厚膜平面瓷芯片 13、引脚片
14、引线 111、第一介质层
112、第一下氧化铝陶瓷片 113、第一上氧化铝陶瓷片
114、铜片 115、铂银电极
116、第一电阻浆料层 121、第二氧化铝陶瓷片
122、第二介质层 123、第二电阻浆料层。
具体实施方式
为了更清楚地表述本实用新型,下面结合附图对本实用新型作进一步地描述。
请参阅图1,本实用新型的双层瓷片厚膜无感功率电阻,包括电阻外壳10、第一厚膜平面瓷芯片11和第二厚膜平面瓷芯片12;第一厚膜平面瓷芯片11固定在电阻外壳10的底端上,且两者围合成一腔体,第二厚膜平面瓷芯片12置于该腔体内且焊接在第一厚膜平面瓷芯片11的第一介质层111上;第一厚膜平面瓷芯片11与第二厚膜平面瓷芯片12焊接后两者形成并联结构。
相较于现有技术的情况,本实用新型提供的双层瓷片厚膜无感功率电阻,增设第二厚膜平面瓷芯片12,将第一厚膜平面瓷芯片11和第二厚膜平面瓷芯片12通过焊接后两者形成并联结构,该并联结构实现了该电阻芯片的双层瓷基板结构,进而使得电阻膜层面积增加了一倍,因此在额定功率不变的前提下,极大地提高了电阻的耐脉冲能力;而且该结构对瓷基板和金属在焊接时因不同的热膨胀系数产生的变形进行了有效的补偿,从根本上保证了底板的散热效果。
在本实施例中,第一厚膜平面瓷芯片11包括第一下氧化铝陶瓷片112、第一上氧化铝陶瓷片113和铜片114,第一上氧化铝陶瓷片113的两侧上均烧结有铂银电极115,第一上氧化铝陶瓷片113上还烧结有第一电阻浆料层116,且第一电阻浆料层116置于铂银电极115之间,第一介质层111涂覆在该第一电阻浆料层116的上表面上;第一上氧化铝陶瓷片113与第一下氧化铝陶瓷片112之间焊接该铜片114后形成该第一厚膜平面瓷芯片11;电阻外壳10上还安设有两个引脚片13,每个引脚片13均通过对应的引线14焊接在对应的铂银电极115上。本基板的第一下氧化铝陶瓷片112、第一上氧化铝陶瓷片113和铜片114三者之间进行三明治式的真空焊接,此种结构设计对瓷基板和金属在焊接时因不同的热膨胀系数产生的变形进行了有效的补偿,根本上保证了底板的散热效果。
在本实施例中,第二厚膜平面瓷芯片12包括第二氧化铝陶瓷片121和第二介质层122;第二氧化铝陶瓷片121的下表面焊接在第一介质层122上,第二氧化铝陶瓷片121的上表面烧结有第二电阻浆料层123,且该第二介质层122涂覆在第二电阻浆料层123上。
在本实施例中,第一上氧化铝陶瓷片113的尺寸是厚度为1.27 mm、长度为40.5 mm 及宽度为34.0mm;铜片114的尺寸是厚度为0.8 mm、长度为45.02 mm及宽度为38.82mm;第一下氧化铝陶瓷片112的尺寸是厚度为0.635 mm、长度45.02 mm及宽度38.82mm。本实用新型提供的电阻在体积尺寸上相较于现有技术向小型化发展,丰富了客户小型化设计的选择。
在本实施例中,第一下氧化铝陶瓷片112、第一上氧化铝陶瓷片113和铜片114三者之间通过焊锡膏焊接;通过焊锡膏的作用,可提高上述两个部件之间焊接的紧密性和结构的稳定性。当然,本实用新型并不局限于在上述两部件之间涂覆有焊锡膏,还可以采用其他有助焊接的实施方式,如果是对辅助焊接方式的改变,均落入本实用新型的保护范围内。且第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和第二氧化铝陶瓷片均为96%氧化铝陶瓷片。
本实用新型的内部结构沿用了原来的三明治结构,在此结构的基础上增加了一层瓷基板,使得该电阻的芯片具有双层瓷基板结构,在额定功率(400W)不变的前提下,极大地提高了电阻的耐脉冲能力。
以上公开的仅为本实用新型的几个具体实施例,但是本实用新型并非局限于此,任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。

Claims (5)

1.一种双层瓷片厚膜无感功率电阻,其特征在于,包括电阻外壳、第一厚膜平面瓷芯片和第二厚膜平面瓷芯片;所述第一厚膜平面瓷芯片固定在电阻外壳的底端上,且两者围合成一腔体,所述第二厚膜平面瓷芯片置于该腔体内且焊接在第一厚膜平面瓷芯片的第一介质层上;所述第一厚膜平面瓷芯片与第二厚膜平面瓷芯片焊接后两者形成并联结构。
2.根据权利要求1所述的双层瓷片厚膜无感功率电阻,其特征在于,所述第一厚膜平面瓷芯片包括第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和铜片,所述第一上氧化铝陶瓷片的两侧上均烧结有铂银电极,所述第一上氧化铝陶瓷片上还烧结有第一电阻浆料层,且所述第一电阻浆料层置于铂银电极之间,所述第一介质层涂覆在该第一电阻浆料层的上表面上;所述第一上氧化铝陶瓷片与第一下氧化铝陶瓷片之间焊接该铜片后形成该第一厚膜平面瓷芯片;所述电阻外壳上还安设有两个引脚片,每个引脚片均通过对应的引线焊接在对应的铂银电极上。
3.根据权利要求2所述的双层瓷片厚膜无感功率电阻,其特征在于,所述第二厚膜平面瓷芯片包括第二氧化铝陶瓷片和第二介质层;所述第二氧化铝陶瓷片的下表面焊接在第一介质层上,所述第二氧化铝陶瓷片的上表面烧结有第二电阻浆料层,且该第二介质层涂覆在第二电阻浆料层上。
4.根据权利要求2所述的双层瓷片厚膜无感功率电阻,其特征在于,所述第一上氧化铝陶瓷片的尺寸是厚度为1.27 mm、长度为40.5 mm 及宽度为34.0mm;所述铜片的尺寸是厚度为0.8 mm、长度为45.02 mm及宽度为38.82mm;所述第一下氧化铝陶瓷片的尺寸是厚度为0.635 mm、长度45.02 mm及宽度38.82mm。
5.根据权利要求3所述的双层瓷片厚膜无感功率电阻,其特征在于,所述第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和铜片三者之间通过焊锡膏焊接;且所述第一下氧化铝陶瓷片、第一上氧化铝陶瓷片和第二氧化铝陶瓷片均为96%氧化铝陶瓷片。
CN201620349502.XU 2016-04-25 2016-04-25 双层瓷片厚膜无感功率电阻 Active CN205582649U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620349502.XU CN205582649U (zh) 2016-04-25 2016-04-25 双层瓷片厚膜无感功率电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620349502.XU CN205582649U (zh) 2016-04-25 2016-04-25 双层瓷片厚膜无感功率电阻

Publications (1)

Publication Number Publication Date
CN205582649U true CN205582649U (zh) 2016-09-14

Family

ID=56860084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620349502.XU Active CN205582649U (zh) 2016-04-25 2016-04-25 双层瓷片厚膜无感功率电阻

Country Status (1)

Country Link
CN (1) CN205582649U (zh)

Similar Documents

Publication Publication Date Title
TW424245B (en) Resistor and its manufacturing method
TWI503849B (zh) 微電阻元件
TWI236741B (en) Chip package and substrate
CN101937747B (zh) 一种贴片电阻器及其制作方法及通信设备
US7755467B2 (en) Chip resistor
CN205582649U (zh) 双层瓷片厚膜无感功率电阻
CN202758689U (zh) 复合底板的厚膜平面超大功率电阻器
JP4203499B2 (ja) チップ抵抗器及びチップ抵抗器の製造方法
KR101883038B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
CN107275306B (zh) 封装中的堆叠整流器
CN205582647U (zh) 厚膜无感功率电阻
CN108777199A (zh) 一种双面电阻层结构的大功率抗浪涌合金片电阻
CN208208459U (zh) 一种双面电阻层结构的大功率抗浪涌合金片电阻
CN202736613U (zh) 晶片电阻器
CN206932463U (zh) 一种耐高温式电路板
CN206134677U (zh) 一种金属板结构高功率高阻值精度贴片电阻
CN209149885U (zh) 一种平面厚膜功率电阻器
CN206726876U (zh) 厚膜无感耐脉冲电阻器
TWI843397B (zh) 電阻電極結構
CN202308246U (zh) 阻抗为50ω氮化铝陶瓷基板16瓦贴片式负载片
CN109903938A (zh) 一种一体散热的电阻器及制造方法
CN219370707U (zh) 一种可邦定式的厚膜电阻
CN201984910U (zh) 一种底板直焊、平面型功率电阻器
JPH02177501A (ja) 角板型チップ抵坑器
JP2000340413A5 (zh)

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200427

Address after: 523000 Room 101, building 17, Lihe Bauhinia intelligent manufacturing center, No. 105, Qingbin East Road, Qingxi Town, Dongguan City, Guangdong Province

Patentee after: GUANGDONG YIJIE TECHNOLOGY Co.,Ltd.

Address before: 518000, 23 buildings, 5 and 6 buildings, Shenzhen science and Technology Industrial Park, Shenzhen, Guangdong

Patentee before: EBG-SHENZHEN Co.,Ltd.