CN205508802U - 采用垫块预防指纹传感芯片倾斜的封装结构 - Google Patents
采用垫块预防指纹传感芯片倾斜的封装结构 Download PDFInfo
- Publication number
- CN205508802U CN205508802U CN201520828718.XU CN201520828718U CN205508802U CN 205508802 U CN205508802 U CN 205508802U CN 201520828718 U CN201520828718 U CN 201520828718U CN 205508802 U CN205508802 U CN 205508802U
- Authority
- CN
- China
- Prior art keywords
- fingerprint sensor
- cushion block
- substrate
- cover sheet
- prevention
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Image Input (AREA)
Abstract
本实用新型公开了采用垫块预防指纹传感芯片倾斜的封装结构,所述结构包括:至少一个基板,基板上至少放置一个指纹传感芯片,指纹传感芯片与基板之间至少含有一个垫块,指纹传感芯片感应区域正上方放置保护盖板,所述保护盖板下表面至少含有一个垫块存在于指纹传感芯片与保护盖板之间。本实用新型通过在指纹传感芯片与保护盖板底部增加垫块结构,能够有效预防指纹传感芯片使用其他柔性介质层而出现倾斜导致局部成像效果差的问题。
Description
技术领域
本实用新型涉及一种指纹传感芯片的封装结构,属于半导体封装技术领域。
背景技术
近几年来,随着半导体技术及市场需求的不断推进,芯片封装技术发展的日新月异,以及新型指纹识别系统的不断涌现,电子市场上尤其是手机、电脑、门禁、考勤系统等领域均出现了各式各样的指纹识别系统,然而更多的指纹识别系统也只处在研发阶段,工艺方面尚不成熟,仍有许多需要优化和改善的地方。
目前市场主流指纹封装器其主要识别机理分为:光学指纹识别、电容指纹识别等。其中,光学指纹识别技术发展最早,价格低廉被广泛应用,但存在尺寸大,识别效果差等缺陷;电容式指纹识别技术是基于20世纪90年代后期,半导体硅电容效应技术的成熟化发展起来的一项技术,利用手指指纹线的脊和谷相对于平滑的硅传感器之间的电容差,将这一差值再传变成电信号,同时在经过相应处理,便形成完整指纹图像,具有成像效果好,体积小的特点。
指纹传感芯片作为电容式指纹识别系统中最重要的部件,其主要封装结构可分为裸露式和全包封式结构,裸露式即指纹传感芯片感应区域在最终的封装成品中是裸露在塑封体之外的,然后通过模组组装过程,在芯片表面贴装保护装置即陶瓷、玻璃、蓝宝石等,从而将芯片感应区域保护起来,以防止手指在按压感应过程中损坏芯片;而全包封式结构和传统芯片封装结构类似,通过塑封料将芯片全部包封起来,以起到保护芯片的作用。
对于全包封式结构,其芯片感应区上表层塑封体厚度有严格要求,需要厚度薄、平整、介电常数高等特性,此塑封体的作用亦是为了保护指纹芯片不受损伤。基于此结构,芯片表面塑封体厚度及一致性需要严格管控,但此结构指纹指纹传感芯片贴装所使用材料主要为软性粘接材料,过程中难免会出现倾斜的问题,所以此结构的特殊要求在封装过程中受工艺制程能力影响较大,如果出现指纹传感芯片倾斜,则会造成严重影响芯片成像效果。
而对于裸露式指纹芯片封装结构,在完成裸露封装后,会在指纹传感芯片表面贴装盖板,以保护指纹芯片不受损伤,而此过程在指纹芯片模组组装过程中完成。但此方式也存在一定问题:封装完成后,芯片感应区暴漏在外,在运输或装配过程中表面易受到刮蹭或沾污的风险,最终影响成像效果,损失良率。而且在模组厂家进行盖板贴装,会导致指纹识别器生产复杂化。而如果将盖板贴装和封装结合起来,即在塑封前就将保护盖板贴装在指纹芯片上,塑封过程中就会将盖板连同芯片一起封装起来,模组过程就不用在再指纹传感芯片表面贴保护盖板,这样就会简化整个生产过程,有利于降低生产成本。但此方式同样存在如下问题:芯片和保护盖板粘贴均需要使用软性粘接材料,保护盖板贴装倾斜和指纹传感芯片贴装倾斜等异常难免会产生,而这些异常均会导致指纹感应成像效果差,良率低下的问题。
为了解决以上平整度,贴装倾斜度难控制的问题,需要寻找新的解决方案,改善成像效果差,良率低下的问题。
实用新型内容
本实用新型的方案主旨是在芯片与基板之间,保护盖板与指纹芯片之间增加垫块,充分利用垫块厚度均一、平整度及可实现性好的特点,将指纹芯片支撑在相对水平的层面上,避免在粘贴过程中出现倾斜,同样支撑起保护盖板在相对水平位置,避免发生倾斜,有效的防止了指纹芯片和保护盖板在贴装过程发生倾斜的风险,保障成像测试效果,提高了封装良率。
采用垫块预防指纹传感芯片倾斜的封装结构,所述结构包括:至少一个基板,基板上至少放置一个指纹传感芯片,指纹传感芯片与基板之间至少含有一个垫块,所述垫块平整度优良,所述指纹传感芯片的焊盘面向上,至少有一根键合线与基板进行互连,指纹传感芯片与基板之间由介质层填充,指纹传感芯片感应区域正上方放置保护盖板,所述保护盖板下表面至少含有一个垫块存在于指纹传感芯片与保护盖板之间,所述垫块平整度优良,所述指纹传感芯片与保护盖板之间由高介电常数塑封料进行填充,所述的基板上表面、指纹传感芯片、垫块、键合线及保护盖板被塑封料包封,其中,保护盖板上表面裸露,与塑封料表面接近同一平面。
所述基板为有机基板或引线框架。
所述指纹传感芯片为电容式指纹传感芯片或者距离感应芯片。
所述垫块材料组成是有机成份层的可光刻干膜、树脂材料或无机成份层的硅,所述指纹传感芯片与基板之间的垫块和指纹传感芯片与保护盖板之间的垫块材料组成相同或者不同。
所述指纹传感芯片与基板之间的垫块在贴装前与基板或指纹传感芯片固定为一体,或者与基板或指纹传感芯片不固定为一体,非一体结构相互之间通过环氧树脂类粘接剂粘接。
所述键合线为铜线、铝线或金线。
所述指纹传感芯片与基板之间介质层是环氧塑封料或环氧树脂类材料。
所述保护盖板材质的介电常数大于3、硬度大于4H、粗糙度小于2um。
所述的保护盖板为玻璃、蓝宝石或者陶瓷材料。
所述指纹传感芯片与保护盖板之间的垫块在贴装前与保护盖板为一体,或者与保护盖板非一体,非一体结构之间通过环氧树脂类粘接剂粘接。
所述高介电常数塑封料的介电常数大于3。
附图说明
图1所述采用垫块预防指纹传感芯片倾斜的封装结构示意图。
图2基板示意图。
图3基板表面贴装垫块示意图。
图4垫块上层贴装指纹传感芯片&压焊示意图。
图5指纹传感芯片感应区上层贴装保护盖板示意图。
图6裸芯塑封示意图。
图7保护盖板示意图。
图8保护盖板表面贴膜(可光刻)示意图。
图9保护盖板表面干膜曝光示意图。
图10保护盖板表面干膜显影处理示意图。
图11指纹传感芯片贴装(常规上芯工艺----画胶、贴装芯片)&压焊示意图。
图12带垫块基板示意图。
图13指纹传感芯片贴装&压焊示意图。
其中:1表示基板;1-1表示带有垫块基板;2表示金手指;3表示垫块;3-1表示基板上垫块;4、5、10表示粘接剂;6表示指纹传感芯片;7表示键合线;8表示垫块;9表示保护盖板;11表示塑封料;12表示粘接胶;13表示可蚀刻干膜;13-1表示经过曝光干膜。
具体实施方式
下面结合具体附图对本实用新型作进一步说明。
如图1所示,采用垫块预防指纹传感芯片倾斜的封装结构,所述结构包括基板1,基板1上表面有用于打线的金手指2,基板1上表面通过粘接剂4粘接有垫块3,垫块3之上通过粘接剂5粘接有指纹传感芯片6,指纹传感芯片6通过键合线7与金手指2互连形成信号通路,指纹传感芯片6上表面通过粘接剂10粘接有垫块8,垫块8固定在保护盖板9上。指纹传感芯片6与保护盖板9之间和指纹传感芯片6与基板1之间填充有塑封料11,指纹传感芯片6、垫块3、键合线7、垫块8、金手指2、粘接剂4、粘接剂5、粘接剂10被塑封料11包裹。保护盖板9上表面裸露在外,其余各面被塑封料11包裹。
金手指2是指纹传感芯片6电信号通过键合线7与基板1互连的窗口,将键合线7通过压焊连接在金手指2上,指纹传感芯片6与键合线7与基板1直接就互相导通了。
采用垫块预防指纹传感芯片倾斜的封装结构的制造方法,具体按照如下步骤进行:
步骤一:准备基板1,其上有金手指2,如图2所示;
步骤二:在基板1表面贴装垫块3,垫块3通过粘接剂4固定在基板1之上,如图3所示;
步骤三:将指纹传感芯片6通过粘接剂5贴装在对应垫块3之上,如图4所示;
步骤四:通过引线键合工艺,使用键合线7将指纹传感芯片6信号与基板1上金手指2互连形成电路通路,如图4所示;
步骤五:通过粘接剂10将带有垫块8的保护盖板9贴装在指纹传感芯片6对应感应区域,如图5所示;
步骤六:通过裸芯塑封工艺,用塑封料11将指纹传感芯片6、键合线7及基板1上表面与保护盖板9封装起来,经过切割工艺,将整条产品切割成单颗产品,如图6所示。
其中,步骤五中带有垫块8的保护盖板9的制作方法如下:
第一步:准备原材料保护盖板9,如图7所示;
第二步:贴膜(可蚀刻),在保护盖板9原材料背部贴可蚀刻干膜13,如图8所示;
第三步:曝光和显影,应用可蚀刻干膜13具有可曝光显影特性进行曝光处理,如图9所示;
第四步:蚀刻,应用蚀刻工艺将不需要的可蚀刻干膜13去除,留下经过曝光干膜13-1,如图10所示。
其中,就步骤二、步骤三的另一种制作方法为:
步骤二:在基板1表面涂粘接剂,将指纹感应芯片6粘贴在指定区域,如图11所示。
其中,就步骤一、步骤二、步骤三的另一种制作方法为:
步骤一:准备带有基板上垫块3-1的基板1-1,此垫块3-1由基板1-1表面绿油层组成,要求垫块3-1厚度均一,在基板1-1制作过程形成,如图12所示;
步骤二:在垫块3-1上表面涂粘接剂,将指纹传感芯片6粘贴在垫块3-1之上,如图13所示。
本实用新型通过在指纹传感芯片与保护盖板之间增加垫块,可以有效预防指纹传感芯片与保护盖板之间粘接剂厚度不均一导致成像差的影响,提高成品良率。同样此方法也可应用于全包封式指纹传感芯片的封装工艺,将平整度良好的垫块应用于指纹传感芯片与基板之间,保证芯片水平度,提高因芯片倾斜导致的成像效果差的问题,提高产品良率,此处就不再列举说明。
Claims (11)
1.采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述结构包括:至少一个基板,基板上至少放置一个指纹传感芯片,指纹传感芯片与基板之间至少含有一个垫块,所述垫块平整度优良,所述指纹传感芯片的焊盘面向上,至少有一根键合线与基板进行互连,指纹传感芯片与基板之间由介质层填充,指纹传感芯片感应区域正上方放置保护盖板,所述保护盖板下表面至少含有一个垫块存在于指纹传感芯片与保护盖板之间,所述垫块平整度优良,所述指纹传感芯片与保护盖板之间由高介电常数塑封料进行填充,所述的基板上表面、指纹传感芯片、垫块、键合线及保护盖板被塑封料包封,其中,保护盖板上表面裸露,与塑封料表面接近同一平面。
2.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述基板为有机基板或引线框架。
3.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述指纹传感芯片为电容式指纹传感芯片或者距离感应芯片。
4.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述垫块材料组成是有机成份层的可光刻干膜、树脂材料或无机成份层的硅,所述指纹传感芯片与基板之间的垫块和指纹传感芯片与保护盖板之间的垫块材料组成相同或者不同。
5.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述指纹传感芯片与基板之间的垫块在贴装前与基板或指纹传感芯片固定为一体,或者与基板或指纹传感芯片不固定为一体,非一体结构相互之间通过环氧树脂类粘接剂粘接。
6.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述键合线为铜线、铝线或金线。
7.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述指纹传感芯片与基板之间介质层是环氧塑封料或环氧树脂类材料。
8.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述保护盖板材质的介电常数大于3、硬度大于4H、粗糙度小于2um。
9.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述的保护盖板为玻璃、蓝宝石或者陶瓷材料。
10.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述指纹传感芯片与保护盖板之间的垫块在贴装前与保护盖板为一体,或者与保护盖板非一体,非一体结构之间通过环氧树脂类粘接剂粘接。
11.根据权利要求1所述的采用垫块预防指纹传感芯片倾斜的封装结构,其特征是,所述高介电常数塑封料的介电常数大于3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520828718.XU CN205508802U (zh) | 2015-10-23 | 2015-10-23 | 采用垫块预防指纹传感芯片倾斜的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520828718.XU CN205508802U (zh) | 2015-10-23 | 2015-10-23 | 采用垫块预防指纹传感芯片倾斜的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205508802U true CN205508802U (zh) | 2016-08-24 |
Family
ID=56719895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520828718.XU Withdrawn - After Issue CN205508802U (zh) | 2015-10-23 | 2015-10-23 | 采用垫块预防指纹传感芯片倾斜的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205508802U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304575A (zh) * | 2015-10-23 | 2016-02-03 | 华天科技(西安)有限公司 | 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法 |
CN107451554A (zh) * | 2017-07-27 | 2017-12-08 | 维沃移动通信有限公司 | 一种指纹模组及移动终端 |
-
2015
- 2015-10-23 CN CN201520828718.XU patent/CN205508802U/zh not_active Withdrawn - After Issue
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304575A (zh) * | 2015-10-23 | 2016-02-03 | 华天科技(西安)有限公司 | 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法 |
CN105304575B (zh) * | 2015-10-23 | 2019-04-23 | 华天科技(西安)有限公司 | 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法 |
CN107451554A (zh) * | 2017-07-27 | 2017-12-08 | 维沃移动通信有限公司 | 一种指纹模组及移动终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105304575B (zh) | 采用垫块预防指纹传感芯片倾斜的封装结构及制造方法 | |
US7410836B2 (en) | Method for fabricating a photosensitive semiconductor package | |
US8776597B2 (en) | Capacitive type humidity sensor and manufacturing method thereof | |
CN107742630A (zh) | 影像感测器封装结构 | |
CN105428339A (zh) | 一种防静电的指纹传感芯片封装结构及制造方法 | |
US8486803B2 (en) | Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip | |
CN105529308B (zh) | 一种垫块加底部填充的指纹芯片封装结构及制造方法 | |
CN106601629A (zh) | 保护片服贴于芯片感应面的芯片封装构造 | |
CN104600055A (zh) | 一种指纹识别传感器件 | |
CN205508802U (zh) | 采用垫块预防指纹传感芯片倾斜的封装结构 | |
US20120000284A1 (en) | Humidity sensor package and manufacturing method thereof | |
CN103489802A (zh) | 芯片封装结构及形成方法 | |
CN105300540A (zh) | 集成一体化温度湿度传感器芯片的制造方法 | |
CN106098644A (zh) | 一种daf膜与垫块结合的芯片封装结构及其制造方法 | |
CN205264683U (zh) | 一种垫块加底部填充的指纹芯片封装结构 | |
CN104538373B (zh) | 三维集成传感芯片封装结构及封装方法 | |
CN104615980B (zh) | 一种指纹识别装置及其制作方法 | |
CN205303461U (zh) | 一种防静电的指纹传感芯片封装结构 | |
CN101958257B (zh) | 双面图形芯片直接置放先镀后刻模组封装方法 | |
CN104538379A (zh) | 一种基于局部塑封工艺的指纹设计封装结构及其制备方法 | |
JPH09183283A (ja) | 集積回路ユニットを有するデータキャリヤ | |
CN207977307U (zh) | 指纹识别芯片的封装结构 | |
US7863759B2 (en) | Package structure and method for chip with two arrays of bonding pads on BGA substrate for preventing gold bonding wires from collapse | |
US11626335B2 (en) | IC packaging structure and IC packaging method | |
CN107464760A (zh) | 一种具有硅通孔的指纹识别芯片的封装结构及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20160824 Effective date of abandoning: 20190423 |
|
AV01 | Patent right actively abandoned |