CN205484691U - 集成电路测试装置 - Google Patents

集成电路测试装置 Download PDF

Info

Publication number
CN205484691U
CN205484691U CN201521133796.4U CN201521133796U CN205484691U CN 205484691 U CN205484691 U CN 205484691U CN 201521133796 U CN201521133796 U CN 201521133796U CN 205484691 U CN205484691 U CN 205484691U
Authority
CN
China
Prior art keywords
test
integrated circuit
testing
tester
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521133796.4U
Other languages
English (en)
Inventor
张立国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kemi Integrated Circuit Co Ltd
Original Assignee
Shenzhen Kemi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kemi Integrated Circuit Co Ltd filed Critical Shenzhen Kemi Integrated Circuit Co Ltd
Priority to CN201521133796.4U priority Critical patent/CN205484691U/zh
Application granted granted Critical
Publication of CN205484691U publication Critical patent/CN205484691U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型涉及一种集成电路测试装置,包括转接板、测试底座、测试仪和PC机;转接板上设有包括多个测试点的测试区和所述测试仪的数据输出接口;多个测试点分别具有可被测试仪识别的唯一标识;测试底座具有连接集成电路引脚的插入口;测试底座位于测试区,且插入口与测试点一一对应;测试仪上设有与多个测试点对应连接的数据输入接口,用于测试通过测试底座连接的集成电路的电学参数;PC机与测试仪连接。利用上述集成电路测试装置,将待测试的多种集成电路放置在测试底座上,测试底座设置在可被测试仪识别的测试区上,PC机将测试程序传送给测试仪对集成电路进行测试,其测试效率高、成本低、实用性强。

Description

集成电路测试装置
技术领域
本实用新型涉及元件测试应用领域,特别是涉及集成电路测试系统。
背景技术
集成电路(Integrated Circuit,IC)是一种微型电子器件,通过采用一定的工艺,把一个电路中所需要的晶体管、二极管、电阻、电容和电感等元件及布线互连在一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构。对电子产品进行功能测试时,一般是对电子产品的集成电路进行功能测试。对集成电路进行功能测试时,需要将集成电路的各个功能引脚通过集成电路转接板连接到测试装置。
目前集成电路测试装置在测试集成电路的过程中,每一次只能测试一个集成电路,并不能同时实现对多个不同集成电路芯片快速测试,这样在测试的过程中,测试效率低、成本高。
实用新型内容
基于此,有必要针对集成电路测试装置不能同时实现多个不同集成电路芯片的测试、测试效率低、成本高的问题,提供一种集成电路测试装置。
一种集成电路测试装置,用于测试集成电路,包括转接板、测试底座、测试仪和PC机;所述转接板上设有包括多个测试点的测试区和连接所述测试仪的数据输出接口;多个所述测试点分别具有可被所述测试仪识别的唯一标识;
所述测试底座具有用于连接所述集成电路引脚的插入口,以连接所述集成电路,所述测试底座位于所述测试区,且插入口与所述测试点一一对应;
所述测试仪上设有与多个所述测试点对应连接的数据输入接口,用于测试通过所述测试底座连接的所述集成电路的电学参数;
所述PC机与所述测试仪连接,用于将测试程序传送给所述测试仪对所述集成电路进行测试。
在其中一个实施例中,所述测试区上设有呈阵列排布的441个测试点,相邻测试点之间的间距为2.45毫米;其中,425个测试点通过测试排线与所述测试仪的数据输入接口对应连接。
在其中一个实施例中,所述数据输入接口上还设有2.45毫米的牛角插座连接器。
在其中一个实施例中,所述转接板为多层印刷电路板。
在其中一个实施例中,所述测试底座上设有连接座,所述连接座用于电气连接所述集成电路与所述转接板。
在其中一个实施例中,所述PC机还还设有存储单元,用于存储被测试的集成电路的型号、判断结果和所述被测试的集成电路的测试程序。
利用上述集成电路测试装置,将待测试的多种集成电路放置在测试底座上,测试底座位于具有可被测试仪识别的唯一标识多个测试点的测试区和连接测试仪的数据输出接口的转接板上;测试仪通过与多个测试点对应连接的数据输入接口与转接板连接,用于测试通过测试底座连接的集成电路的电学参数;PC机将测试程序传送给测试仪对集成电路进行测试。可对多种集成电路进行同时测试,测试效率高、成本低、实用性强。
附图说明
图1为集成电路测试装置结构框架图;
图2为测试区标识图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在限制本实用新型。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示的为集成电路测试装置结构框架图,用于测试集成电路500性能的好坏,包括转接板100、测试底座200、测试仪300和PC机400。转接板100上设有包括多个测试点的测试区110和连接测试仪300的数据输出接口120;多个测试点分别具有可被测试仪300识别的唯一标识。测试底座200具有用于连接集成电路500引脚的插入口210,以连接集成电路500。测试底座200位于测试区110,且测试底座200上的插入口210与转接板100的多个测试点一一对应连接。测试仪300上设有与多个转接板100的多个测试点对应连接的数据输入接口310,用于测试通过测试底座200连接的集成电路500的电学参数;PC机400与测试仪300连接,用于将测试程序传送给测试仪300对集成电路500进行测试。
如图2所示的为转接板上测试区的分布图;图中测试区110上设有呈阵列排布(21*21)的441个测试点,相邻测试点之间的间距为2.45毫米;其中有16测试点空置,其余425个测试点分别具有可被测试仪300识别的唯一标识。图中,测试区110中的测试点都有一个属于自己的身份编码,例如第二行第二列的测试点的标识为(69),且该测试点(69)可以被测试仪300识别。
转接板100为多层印刷电路板(Printed Circuit Board,PCB),转接板100上还设有用于连接测试仪300的数据输出接口120,具有唯一标识的测试点与数据输出接口120一一对应连接。测试区110中具有唯一标识的测试点可以通过数据输出接口120与测试仪300进行数据交换。同时测试仪300上也设有数据输入接口310,数据输入接口310与数据输出接口120一一对应,转接板100和测试仪300之间通过测试排线连接,即测试仪300可以识别出转接板100上的每一个测试点。输入接口310上还设有2.45毫米的牛角插座连接器,便于对测试排线的安装和拆除。
测试底座200为标准的PGA(Pin Grid Array)测试座,称为插针网格阵列封装。是插装型封装之一,其底面的垂直引脚呈阵列状排列。封装基材基本上都采用多层陶瓷基板,还可用玻璃环氧树脂印刷基板代替,用于高速大规模集成电路(Large Scale Integration,LSI)。在本实施例中,引脚数为441(21*21),引脚中心距通常为2.54mm,其中有16个引脚为空置引脚,其余425个引脚与转接板上的具有唯一标识的测试点一一对应。
测试底座200上设有连接座220,连接座220用于电气连接集成电路500与转接板100。连接座220是指连接两个有源器件的器件,用于传输电流或信号,亦称作接插件、插头和插座。连接座220的数量可以根据待测试集成电路500的数量来确定。由于测试底座200上有425个可以被识别的测试点,而集成电路500的引脚梳一般在20以内,所以可以同时将多个集成电路500通过连接座220插在测试底座上,即可同时对多个集成电路进行测试。
测试仪300为直流参数测试仪,直流测试是基于欧姆定律的用来确定器件电参数的稳态测试方法。比如,漏电流测试就是在输入管脚施加电压,这使输入管脚与电源或地之间的电阻上有电流通过,然后测量其该管脚电流的测试,输出驱动电流测试就是在输出管脚上施加一定电流,然后测量该管脚与地或电源之间的电压差。在本实施例中,转接板100可以与不同型号的测试仪300连接使用,并不限于直流参数测试仪,还可以为数字型测试仪、功能逻辑型测试仪等。
测试仪300与PC机400使用外设部件互连标准(Peripheral ComponentInterconnect,PCI)进行连接通讯,主要对待测试集成电路500进行相关直流参数的测试。在本实施例中,测试仪为待测试集成电路提供工作电压、修调熔丝位。测试仪与PC机使用外设部件互连标准(Peripheral Component Interconnect,PCI)进行连接通讯,主要对待测试集成电路进行相关直流参数的测试,此外,还辅助PC机对待测集成电路进行逻辑功能的测试,如为待测试集成电路提供一定的工作电压,修调相关熔丝位等。熔丝位是指在特定的引脚上加电压,足够的电流,就可以烧断里边的这根熔丝,烧断以后,片里的程序就不可以被读出来也不能改写了,只能用来运行。熔丝位是在一个特定的地址上可以读到熔丝状态的一个位,0表示已熔断,1表示未熔断。
进一步的可以理解为:
在测试集成电路500时,将待测试的集成电路500通过连接座220插入到测试底座200中。通过确定集成电路500的各个引脚插入在测试底座200中的具体位置,相对应的,也就可以确定集成电路500的各个引脚对应到转接板100中具体的各个测试点。然后在PC机400上对各测试点根据集成电路500各引脚的功能类型进行定义;测试仪300结合PC机400对集成电路500是加反向偏置电流,测得相应的电压值,最终对每个测试项给出Pass或Fail的结果。Pass指器件达到或超越了器设计规格;Fail则相反,器件没有达到设计要求,不能用于最终应用。
在本实施例中,PC机400中设置存储单元(图中未示),用于存储被测试的集成电路的型号、对该集成电路性能好坏的判断结果和该集成电路的所用的测试程序。
在本实施例中,由于存储单元存储了集成电路的型号、集成电路的直流参数测试结果或者判断结果,还有测试该集成电路的测试程序。据统计,该集成电路装置最少测试过15000种不同类型的集成电路芯片,已证实其实用性高、功能强大。在后续的测试过程中,若电测试集成电路500的型号也存储在存储单元中时,则不需要重新对测试程序进行编辑,即可直接调用,节约时间、效率高。由于存储了各类芯片的直流参数测试结果或者判断结果,可以用于分析不同类型的集成电路的性能情况,便于对集成电路的筛选。
通过上述集成电路测试装置,可以实现集成电路测试装置能与不同类型的测试仪配套使用,实用性强;同时在测试的过程中可以同时多个同类型或不同类型的集成电路进行测试,效率高、成本低;也可以根据实际需求实时更改控制程序,已实现对不同类型的集成电路的测试。利用上述集成电路测试装置和方法已测试过15000种不同的集成电路芯片,并将所有的测试结果或判断结果存储在PC机的存储单元中,实用性很高、功能强大。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种集成电路测试装置,用于测试集成电路,包括转接板、测试底座、测试仪和PC机;其特征在于,所述转接板上设有包括多个测试点的测试区和连接所述测试仪的数据输出接口;多个所述测试点分别具有可被所述测试仪识别的唯一标识;
所述测试底座具有用于连接所述集成电路引脚的插入口,以连接所述集成电路,所述测试底座位于所述测试区,且插入口与所述测试点一一对应;
所述测试仪上设有与多个所述测试点对应连接的数据输入接口,用于测试通过所述测试底座连接的所述集成电路的电学参数;
所述PC机与所述测试仪连接,用于将测试程序传送给所述测试仪对所述集成电路进行测试。
2.根据权利要求1所述的集成电路测试装置,其特征在于,所述测试区上设有呈阵列排布的441个测试点,相邻所述测试点之间的间距为2.45毫米;其中,425个测试点通过测试排线与所述测试仪的数据输入接口对应连接。
3.根据权利要求2所述的集成电路测试装置,其特征在于,所述数据输入接口上还设有2.45毫米的牛角插座连接器。
4.根据权利要求1所述的集成电路测试装置,其特征在于,所述转接板为多层印刷电路板。
5.根据权利要求1所述的集成电路测试装置,其特征在于,所述测试底座上设有连接座,所述连接座用于电气连接所述集成电路与所述转接板。
6.根据权利要求1所述的集成电路测试装置,其特征在于,所述PC机还设有存储单元,用于存储被测试的集成电路的型号、判断结果和所述被测试的集成电路的测试程序。
CN201521133796.4U 2015-12-30 2015-12-30 集成电路测试装置 Expired - Fee Related CN205484691U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521133796.4U CN205484691U (zh) 2015-12-30 2015-12-30 集成电路测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521133796.4U CN205484691U (zh) 2015-12-30 2015-12-30 集成电路测试装置

Publications (1)

Publication Number Publication Date
CN205484691U true CN205484691U (zh) 2016-08-17

Family

ID=56663088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521133796.4U Expired - Fee Related CN205484691U (zh) 2015-12-30 2015-12-30 集成电路测试装置

Country Status (1)

Country Link
CN (1) CN205484691U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105510803A (zh) * 2015-12-30 2016-04-20 深圳市科美集成电路有限公司 集成电路测试装置和方法
CN109116061A (zh) * 2018-09-10 2019-01-01 上海泽丰半导体科技有限公司 一种基于芯片测试的插座

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105510803A (zh) * 2015-12-30 2016-04-20 深圳市科美集成电路有限公司 集成电路测试装置和方法
WO2017113516A1 (zh) * 2015-12-30 2017-07-06 深圳市科美集成电路有限公司 集成电路测试装置及方法
CN109116061A (zh) * 2018-09-10 2019-01-01 上海泽丰半导体科技有限公司 一种基于芯片测试的插座

Similar Documents

Publication Publication Date Title
US6822469B1 (en) Method for testing multiple semiconductor wafers
US6349396B2 (en) Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
US6812048B1 (en) Method for manufacturing a wafer-interposer assembly
CN101341414B (zh) 连接验证技术
US8310253B1 (en) Hybrid probe card
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
TWI330716B (en) Connection testing apparatus and method and chip using the same
ITMI20080365A1 (it) Collaudo di circuiti integrati mediante poche sonde di collaudo
JPH10104322A (ja) アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置
CN103189973B (zh) 使用背面接近的集成电路芯片定制
US8836363B2 (en) Probe card partition scheme
CN109633417B (zh) 多芯片同测结构及方法
US5440453A (en) Extended architecture for FPGA
CN101859750B (zh) 集成电路基板上的专用引脚的装置及系统
CN205484691U (zh) 集成电路测试装置
CN108535519A (zh) 半导体芯片测试探针卡及测试系统和测试方法
CN201681140U (zh) 一种偏压配置接口及带偏压配置接口的可靠性测试板
CN106771950A (zh) 一种用于晶圆的测试系统及其测试方法
US6894524B1 (en) Daisy chain gang testing
CN105510803A (zh) 集成电路测试装置和方法
US8056025B1 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
Taouil et al. Interconnect test for 3D stacked memory-on-logic
CN206292349U (zh) 一种用于晶圆的测试系统
CN107271888A (zh) 一种单个测试芯片实现多个ip芯片测试的方法
CN101135706A (zh) 晶片测试模块

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20181230