CN205453477U - 一种半桥自举驱动电路 - Google Patents
一种半桥自举驱动电路 Download PDFInfo
- Publication number
- CN205453477U CN205453477U CN201521105703.7U CN201521105703U CN205453477U CN 205453477 U CN205453477 U CN 205453477U CN 201521105703 U CN201521105703 U CN 201521105703U CN 205453477 U CN205453477 U CN 205453477U
- Authority
- CN
- China
- Prior art keywords
- output pin
- isolating chip
- dual drive
- pole
- bootstrapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种半桥自举驱动电路，具有双驱动隔离芯片U1、限流电阻R1、NMOS晶体管Q1、NMOS晶体管Q2，还具有自举二极管D1、自举电容C2、自举二极管D1的正极接限流电阻R1的一端，自举二极管D1的负极接双驱动隔离芯片U1的VDDA输出脚，限流电阻R1的另一端接电源VDD2，自举电容C2一端接双驱动隔离芯片U1的VDDA输出脚，自举电容C2另一端接双驱动隔离芯片U1的GNDA输出脚。本实用新型的半桥自举驱动电路只需一个电源VDD2即可使双驱动隔离芯片U1为不共地的NMOS晶体管Q1与NMOS晶体管Q2提供驱动。本实用新型有效精简电路，增加电路应用范围。
Description
技术领域
本实用新型涉及一种半桥自举驱动电路。
背景技术
在DC电源系统中，半桥高低测驱动通常使用半桥自举驱动器，与隔离芯片共用；或使用双驱动器，用多电源分别驱动，两种电路皆比较复杂且应用条件苛刻。
实用新型内容
本实用新型要解决的技术问题是：克服现有技术的不足，提供一种精简的半桥自举驱动电路。
本实用新型解决其技术问题所采用的技术方案是：一种半桥自举驱动电路，具有双驱动隔离芯片U1、限流电阻R1、NMOS晶体管Q1、NMOS晶体管Q2，还具有自举二极管D1、自举电容C2、所述自举二极管D1的正极接限流电阻R1的一端，所述自举二极管D1的负极接双驱动隔离芯片U1的VDDA输出脚，所述限流电阻R1的另一端接电源VDD2，所述自举电容C2一端接双驱动隔离芯片U1的VDDA输出脚，所述自举电容C2另一端接双驱动隔离芯片U1的GNDA输出脚。
进一步地，所述半桥自举驱动电路具有旁路滤波电容C1，所述旁路滤波电容C1一端接自举二极管D1的正极，所述旁路滤波电容C1另一端接地。
进一步地，所述半桥自举驱动电路具有旁路滤波电容C3，所述旁路滤波电容C3一端接双驱动隔离芯片U1的VDDB输出脚，所述旁路滤波电容C3另一端接地，所述双驱动隔离芯片U1的VDDB输出脚接电源VDD2。
进一步地，所述半桥自举驱动电路具有旁路滤波电容C4，所述旁路滤波电容C4一端接双驱动隔离芯片U1的VDDI输出脚，所述旁路滤波电容C4另一端接双驱动隔离芯片U1的GNDI输出脚，所述双驱动隔离芯片U1的VDDI输出脚接电源VDD1。
进一步地，所述NMOS晶体管Q1的G极接双驱动隔离芯片U1的VOA输出脚，所述NMOS晶体管Q1的S极接双驱动隔离芯片U1的GNDA输出脚，所述NMOS晶体管Q1的D极接电源VIN。
进一步地，所述半桥自举驱动电路具有二极管D2，所述二极管D2的正极接所述NMOS晶体管Q1的S极，所述二极管D2的的负极接所述NMOS晶体管Q1的D极。
进一步地，所述NMOS晶体管Q2的G极接双驱动隔离芯片U1的VOB输出脚，所述NMOS晶体管Q2的S极接地，所述NMOS晶体管Q2的D极接双驱动隔离芯片U1的GNDA输出脚。
进一步地，所述半桥自举驱动电路具有二极管D3，所述二极管D3的正极接所述NMOS晶体管Q2的S极，所述二极管D3的负极接所述NMOS晶体管Q2的D极。
进一步地，所述双驱动隔离芯片U1的型号为SI8235BD，所述双驱动隔离芯片U1的GNDB输出脚接地，所述双驱动隔离芯片U1的GNDI输出脚接地，所述双驱动隔离芯片U1的VIA输出脚接输出OUT1，所述双驱动隔离芯片U1的VIB输出脚接输出OUT2。
进一步地，所述半桥自举驱动电路具有电阻R2，电阻R2的一端接地，电阻R2的一端接双驱动隔离芯片U1的DISABLE输出脚。
本实用新型的有益效果是：当NMOS晶体管Q2导通时，自举二极管D1导通，电源VDD2为自举电容C2充电，当NMOS晶体管Q2截止时，自举二极管D1截止，自举电容C2将双驱动隔离芯片U1的VDDA输出脚电压上抬至电源VDD2加上电源VIN的电压，形成自举为NMOS晶体管Q1提供驱动电压。
本实用新型的半桥自举驱动电路只需一个电源VDD2即可使双驱动隔离芯片U1为不共地的NMOS晶体管Q1与NMOS晶体管Q2提供驱动。本实用新型有效精简电路，增加电路应用范围。
附图说明
下面结合附图对本实用新型进一步说明。
图1是本实用新型的电路原理图。
具体实施方式
现在结合附图对本实用新型作进一步的说明。这些附图均为简化的示意图仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
如图1所示，一种半桥自举驱动电路，具有双驱动隔离芯片U1、限流电阻R1、NMOS晶体管Q1、NMOS晶体管Q2，还具有自举二极管D1、自举电容C2、所述自举二极管D1的正极接限流电阻R1的一端，所述自举二极管D1的负极接双驱动隔离芯片U1的VDDA输出脚，所述限流电阻R1的另一端接电源VDD2，所述自举电容C2一端接双驱动隔离芯片U1的VDDA输出脚，所述自举电容C2另一端接双驱动隔离芯片U1的GNDA输出脚。
所述半桥自举驱动电路具有旁路滤波电容C1，所述旁路滤波电容C1一端接自举二极管D1的正极，所述旁路滤波电容C1另一端接地。
所述半桥自举驱动电路具有旁路滤波电容C3，所述旁路滤波电容C3一端接双驱动隔离芯片U1的VDDB输出脚，所述旁路滤波电容C3另一端接地，所述双驱动隔离芯片U1的VDDB输出脚接电源VDD2。
所述半桥自举驱动电路具有旁路滤波电容C4，所述旁路滤波电容C4一端接双驱动隔离芯片U1的VDDI输出脚，所述旁路滤波电容C4另一端接双驱动隔离芯片U1的GNDI输出脚，所述双驱动隔离芯片U1的VDDI输出脚接电源VDD1。
所述NMOS晶体管Q1的G极接双驱动隔离芯片U1的VOA输出脚，所述NMOS晶体管Q1的S极接双驱动隔离芯片U1的GNDA输出脚，所述NMOS晶体管Q1的D极接电源VIN。
所述半桥自举驱动电路具有二极管D2，所述二极管D2的正极接所述NMOS晶体管Q1的S极，所述二极管D2的的负极接所述NMOS晶体管Q1的D极。
所述NMOS晶体管Q2的G极接双驱动隔离芯片U1的VOB输出脚，所述NMOS晶体管Q2的S极接地，所述NMOS晶体管Q2的D极接双驱动隔离芯片U1的GNDA输出脚。
所述半桥自举驱动电路具有二极管D3，所述二极管D3的正极接所述NMOS晶体管Q2的S极，所述二极管D3的负极接所述NMOS晶体管Q2的D极。
所述双驱动隔离芯片U1的型号为SI8235BD，所述双驱动隔离芯片U1的GNDB输出脚接地，所述双驱动隔离芯片U1的GNDI输出脚接地，所述双驱动隔离芯片U1的VIA输出脚接输出OUT1，所述双驱动隔离芯片U1的VIB输出脚接输出OUT2。
所述半桥自举驱动电路具有电阻R2，电阻R2的一端接地，电阻R2的一端接双驱动隔离芯片U1的DISABLE输出脚。
当NMOS晶体管Q2导通时，自举二极管D1导通，电源VDD2为自举电容C2充电，当NMOS晶体管Q2截止时，自举二极管D1截止，自举电容C2将双驱动隔离芯片U1的VDDA输出脚电压上抬至电源VDD2加上电源VIN的电压，形成自举为NMOS晶体管Q1提供驱动电压。
本实用新型的半桥自举驱动电路只需一个电源VDD2即可使双驱动隔离芯片U1为不共地的NMOS晶体管Q1与NMOS晶体管Q2提供驱动。本实用新型有效精简电路，增加电路应用范围。
以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
Claims (10)
1.一种半桥自举驱动电路，具有双驱动隔离芯片U1、限流电阻R1、NMOS晶体管Q1、NMOS晶体管Q2，其特征在于：还具有自举二极管D1、自举电容C2、所述自举二极管D1的正极接限流电阻R1的一端，所述自举二极管D1的负极接双驱动隔离芯片U1的VDDA输出脚，所述限流电阻R1的另一端接电源VDD2，所述自举电容C2一端接双驱动隔离芯片U1的VDDA输出脚，所述自举电容C2另一端接双驱动隔离芯片U1的GNDA输出脚。
2.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：具有旁路滤波电容C1，所述旁路滤波电容C1一端接自举二极管D1的正极，所述旁路滤波电容C1另一端接地。
3.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：具有旁路滤波电容C3，所述旁路滤波电容C3一端接双驱动隔离芯片U1的VDDB输出脚，所述旁路滤波电容C3另一端接地，所述双驱动隔离芯片U1的VDDB输出脚接电源VDD2。
4.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：具有旁路滤波电容C4，所述旁路滤波电容C4一端接双驱动隔离芯片U1的VDDI输出脚，所述旁路滤波电容C4另一端接双驱动隔离芯片U1的GNDI输出脚，所述双驱动隔离芯片U1的VDDI输出脚接电源VDD1。
5.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：所述NMOS晶体管Q1的G极接双驱动隔离芯片U1的VOA输出脚，所述NMOS晶体管Q1的S极接双驱动隔离芯片U1的GNDA输出脚，所述NMOS晶体管Q1的D极接电源VIN。
6.根据权利要求5所述的一种半桥自举驱动电路，其特征在于：具有二极管D2，所述二极管D2的正极接所述NMOS晶体管Q1的S极，所述二极管D2的的负极接所述NMOS晶体管Q1的D极。
7.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：所述NMOS晶体管Q2的G极接双驱动隔离芯片U1的VOB输出脚，所述NMOS晶体管Q2的S极接地，所述NMOS晶体管Q2的D极接双驱动隔离芯片U1的GNDA输出脚。
8.根据权利要求7所述的一种半桥自举驱动电路，其特征在于：具有二极管D3，所述二极管D3的正极接所述NMOS晶体管Q2的S极，所述二极管D3的负极接所述NMOS晶体管Q2的D极。
9.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：所述双驱动隔离芯片U1的型号为SI8235BD，所述双驱动隔离芯片U1的GNDB输出脚接地，所述双驱动隔离芯片U1的GNDI输出脚接地，所述双驱动隔离芯片U1的VIA输出脚接输出OUT1，所述双驱动隔离芯片U1的VIB输出脚接输出OUT2。
10.根据权利要求1所述的一种半桥自举驱动电路，其特征在于：具有电阻R2，电阻R2的一端接地，电阻R2的一端接双驱动隔离芯片U1的DISABLE输出脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521105703.7U CN205453477U (zh) | 2015-12-28 | 2015-12-28 | 一种半桥自举驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521105703.7U CN205453477U (zh) | 2015-12-28 | 2015-12-28 | 一种半桥自举驱动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205453477U true CN205453477U (zh) | 2016-08-10 |
Family
ID=56579097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521105703.7U Expired - Fee Related CN205453477U (zh) | 2015-12-28 | 2015-12-28 | 一种半桥自举驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205453477U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649805A (zh) * | 2018-06-14 | 2018-10-12 | 成都信息工程大学 | 基于隔离和延迟技术的大功率dc-dc电源转换电路 |
-
2015
- 2015-12-28 CN CN201521105703.7U patent/CN205453477U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649805A (zh) * | 2018-06-14 | 2018-10-12 | 成都信息工程大学 | 基于隔离和延迟技术的大功率dc-dc电源转换电路 |
| CN108649805B (zh) * | 2018-06-14 | 2023-11-10 | 成都信息工程大学 | 基于隔离和延迟技术的大功率dc-dc电源转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102437842B (zh) | 一种基于集成驱动芯片的开关管驱动电路 | |
| CN206226280U (zh) | 一种桥式驱动电路 | |
| CN103036411B (zh) | 电荷泵电路 | |
| CN102722209B (zh) | 恒定电流源电路 | |
| CN205453477U (zh) | 一种半桥自举驱动电路 | |
| CN103117740B (zh) | 低功耗电平位移电路 | |
| CN205827885U (zh) | 一种lcd背光电源电路 | |
| CN208834723U (zh) | 多通道led背光驱动电路及液晶电视 | |
| CN202735882U (zh) | 多档位恒定电流源电路 | |
| CN203747804U (zh) | 一种模拟量输出电路 | |
| CN205232537U (zh) | Led驱动电路的升压电路 | |
| CN207801746U (zh) | 用于高频电刀的半桥隔离驱动电路 | |
| CN204244200U (zh) | 一种驱动电路 | |
| CN205039798U (zh) | 兼容pecl/ttl/cmos电平的输出电路 | |
| CN204256481U (zh) | 数控系统的io信号处理电路 | |
| CN203563048U (zh) | 一种ccd专用三电平驱动电路 | |
| CN208707993U (zh) | 一种用于汽车车灯单灯的驱动电路 | |
| CN205232536U (zh) | 一种led驱动电路的升压电路 | |
| CN205883195U (zh) | 一种时钟信号的电平位移幅度控制电路 | |
| CN206236402U (zh) | 一种显示屏驱动电路和电子设备 | |
| CN206004961U (zh) | 一种物联网灯具恒流驱动控制电路 | |
| CN104731728B (zh) | 一种基于微处理器i/o口的驱动电路 | |
| CN205017286U (zh) | 一种基于555集成芯片的定时电路 | |
| CN204634132U (zh) | 利用芯片lm317实现led驱动装置 | |
| CN101997316A (zh) | 简易锂电池充电器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160810 Termination date: 20181228 |