CN205384545U - 一种基于Vxworks的显卡加速器 - Google Patents

Abstract

本实用新型公开了一种基于Vxworks的显卡加速器，包括PowerPC模块、FPGA模块、显卡加速处理模块和用于外接插件的连接器，相互连接的PowerPC模块、FPGA模块分别通过显卡加速处理模块与连接器连接；所述显卡加速处理模块包括连接PowerPC处理器与连接器的1路采用VGA芯片的VGA接口。本实用新型采用基于Vxworks的PowerPC和VGA芯片相结合的方式，实现2D图形加速显示，具有较高的时效性，可满足工业或航天的应用要求。

Description

一种基于Vxworks的显卡加速器

技术领域

本实用新型涉及信号处理设备领域，具体是指一种基于Vxworks的显卡加速器。

背景技术

如今图像系统的研究，主要借助于WindML媒体库来实现，但windML不是开放的源代码，所以基于WindML媒体库来实现的显示系统不支持3D加速且实时性较差。

采用Vxworks操作系统的PowerPC处理器，支持WindML图形显示，可用于3D加速并保障实时性。

实用新型内容

本实用新型的目的在于提供一种基于Vxworks的显卡加速器，采用基于Vxworks的PowerPC和VGA芯片相结合的方式，实现2D图形加速显示，具有较高的时效性，可满足工业或航天的应用要求。

本实用新型通过下述技术方案实现：一种基于Vxworks的显卡加速器，包括PowerPC模块、FPGA模块、显卡加速处理模块和用于外接插件的连接器，相互连接的PowerPC模块、FPGA模块分别通过显卡加速处理模块与连接器连接；所述PowerPC模块包括PowerPC处理器和分别与PowerPC处理器连接的DDR2内存芯片、NorFlash闪存芯片；所述FPGA模块包括与PowerPC处理器连接的FPGA芯片和分别与FPGA芯片连接的eMMC芯片、NandFlash闪存芯片、Uart控制芯片、Prom配置加载芯片；所述显卡加速处理模块包括连接PowerPC处理器与连接器的1路采用VGA芯片的VGA接口。

进一步地，所述PowerPC处理器设置有第一LBC引脚、第一SRIO引脚、第一PCIE引脚、第一PIC引脚；所述FPGA芯片设置有与第一LBC引脚通过LBC总线连接的第二LBC引脚、与第一SRIO引脚通过RapidIO总线连接的第二SRIO引脚、与第一PCIE引脚通过PCIe总线连接的第二PCIE引脚、与第一PIC引脚通过IRQ总线连接的第二PIC引脚。

进一步地，所述PowerPC处理器设置有与DDR2内存芯片通过DDR总线连接DDR引脚、与NorFlash闪存芯片通过LBC总线连接的第三LBC引脚和与VGA芯片通过PCI总线连接的PCI引脚。

进一步地，所述FPGA芯片设置有与eMMC芯片通过eMMC总线连接的eMMC引脚、与NandFlash闪存芯片通过LBC总线连接的第四LBC引脚、与Prom配置加载芯片通过LBC总线连接的第六LBC引脚。

进一步地，所述显卡加速处理模块还包括分别与连接器连接的3路RS232串行接口、4路以太网接口、2路RS422串行接口、1路RS485串行接口；所述3路RS232串行接口中1路采用第一RS232通信芯片并通过Uart总线与PowerPC处理器的Duart引脚连接，另外2路分别采用第二RS232通信芯片、第三RS232通信芯片并通过Uart总线与Uart控制芯片连接；所述4路以太网接口分别与PowerPC处理器连接；所述2路RS422串行接口分别采用第一RS422通信芯片、第二RS422通信芯片且均通过Uart总线与Uart控制芯片连接；所述1路RS485串行接口采用RS485通信芯片与FPGA芯片连接。

进一步地，所述4路以太网接口对应2个以太网交换芯片，2路以太网接口为一组采用一个以太网交换芯片，与同一个以太网交换芯片对应的2路以太网接口分别通过GMII总线、RGMII总线与PowerPC处理器连接。

进一步地，所述PowerPC处理器设置有EMAC0引脚、EMAC2引脚、EMAC1引脚、EMAC3引脚；所述两个以太网交换芯片为第一以太网交换芯片和第二以太网交换芯片，4路以太网接口为E0、E2、E1、E3，其中E0对应第一以太网交换芯片并通过GMII总线与EMAC0引脚连接，E2对应第一以太网交换芯片并通过RGMII总线与EMAC2引脚连接，E1对应第二以太网交换芯片并通过GMII总线与EMAC1引脚连接，E3对应第二以太网交换芯片并通过RGMII总线与EMAC3引脚连接。

进一步地，还包括分别与PowerPC处理器、FPGA芯片连接的复位模块；所述复位模块采用CPLD芯片。

进一步地，还包括分别与PowerPC处理器、FPGA芯片、CPLD芯片连接的时钟模块。

进一步地，还包括DC/DC电源模块。

本实用新型与现有技术相比，具有以下优点及有益效果：

（1）本实用新型采用基于Vxworks的PowerPC和VGA芯片相结合的方式，实现图形显示，具有较高的时效性，可满足工业或航天的应用要求。

（2）本实用新型集成了RS232通信、RS422通信、RS485通信、以太网网口、eMMC存储、更便于工业应用。

（3）本实用新型采用其上增加直接负责2D图形处理和提高2D特殊效果能力的VGA芯片，进一步起到2D加速效果。

附图说明

图1为本实用新型的连接关系示意图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。另外，为了更好的说明本实用新型，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员将理解，没有这些具体细节，本实用新型同样可以实施。在另外一些实例中，对于大家熟知的方法、流程、元件和电路未作详细描述，以便于凸显本实用新型的主旨。

WindML即WindMediaLibrary（媒体库），它支持多媒体程序运行于嵌入式操作系统，风河公司设计它主要是用来提供基本的图形、视频和声频技术以及提供一个设计标准设备驱动程序框架。

Vxworks，WindRiverSystem公司推出的一个实时操作系统。

VxWorks操作系统是WindRiverSystem公司设计开发的一种嵌入式实时操作系统(RTOS)，具有良好的持续发展能力、高性能的内核以及友好的用户开发环境。它以其良好的可靠性和卓越的实时性被广泛应用在通信、军事、航空和航天等高尖技术及实时性要求极高的领域中，如卫星通信、军事演习、弹道制导和飞机导航等。

WindML(WindMediaLibrary，媒体库)，支持基于嵌入式操作系统的多媒体应用程序，为多种操作系统提供基本的图形、视频、声频技术，并且提供了一个设计标准设备驱动程序的框架，WindML还提供了一系列工具用来处理输入设备和过程事件，不具有实时操作功能。

实施例1：

本实施例的一种基于Vxworks的显卡加速器，如图1所示，主要是通过下述技术方案实现：包括PowerPC模块、FPGA模块、显卡加速处理模块和用于外接插件的连接器，相互连接的PowerPC模块、FPGA模块分别通过显卡加速处理模块与连接器连接；所述PowerPC模块包括PowerPC处理器和分别与PowerPC处理器连接的DDR2内存芯片、NorFlash闪存芯片；所述FPGA模块包括与PowerPC处理器连接的FPGA芯片和分别与FPGA芯片连接的eMMC芯片、NandFlash闪存芯片、Uart控制芯片、Prom配置加载芯片；所述显卡加速处理模块包括连接PowerPC处理器与连接器的1路采用VGA芯片的VGA接口。

在使用时，VGA芯片直接2D图像处理并给以2D特殊效果，从而使得整个显卡加速器具有加速能力。

vxworks操作系统的实现实时性，支持任务优先级和时间片轮询，即将任务按优先级分类，当优先级高的任务到来优先执行，在优先级相同的时候按照时间片轮换执行，由于CPU的频率很高，给用户的体验感为，所有的任务都在执行，而且保证不同任务执行的先后无区别。

VxWorks操作系统的实现实时性还体现在能在限定的时间内执行完所规定的功能，并能在限定的时间内对外部的异步事件作出响应。因此，实时性系统主要应用于过程控制、数据采集、通信、多媒体信息处理等对时间敏感的场合。

实施例2：

本实施例在实施例1的基础上做进一步优化，进一步地，一种基于Vxworks的显卡加速器，包括PowerPC模块、FPGA模块、复位模块、时钟模块、电源模块、显卡加速处理模块和连接器，PowerPC模块、FPGA模块相互连接，且PowerPC模块、FPGA模块分别通过复位模块、时钟模块、电源模块、显卡加速处理模块与连接器连接。

所述PowerPC模块用于数字图像的处理，鼠标键盘的数据处理和实现网络通信。

所述FPGA模块用于通过PowerPC处理器实现PowerPC处理器复位、NorFlash闪存芯片复位、NandFlash闪存芯片复位、通信芯片复位等功能。

所述复位模块用于在上电时对整板进行复位。

所述时钟模块用于对PowerPC处理器，显示芯片，网络交换芯片和FPGA芯片等提供整板复位。

所述电源模块用于对板卡上的所有芯片进行复位。

所述连接器用于外接插件，与外部连接器相连。

所述复位模块采用CPLD芯片，CPLD芯片分别与PowerPC处理器、FPGA芯片连接。

所述时钟模块包括晶振芯片和时钟芯片，晶振芯片分别与第一以太网交换芯片、第二以太网交换芯片、VGA芯片、Uart控制芯片连接，时钟芯片分别与PowerPC处理器、FPGA芯片、CPLD芯片连接。

所述电源模块分别与PowerPC处理器、DDR2内存芯片、NorFlash闪存芯片、第一以太网交换芯片、第二以太网交换芯片、VGA芯片、FPGA芯片、eMMC芯片、NandFlash闪存芯片、Uart控制芯片、CPLD芯片连接。

所述连接器分别与PowerPC模块、FPGA模块、复位模块、时钟模块、电源模块、显卡加速处理模块连接。

本实施例的其他部分与实施例1相同，故不再赘述。

实施例3：

本实施例在实施例1或2的基础上做进一步优化，进一步地，一种基于Vxworks的显卡加速器，包括PowerPC模块、FPGA模块、复位模块、时钟模块、电源模块、显卡加速处理模块和连接器，PowerPC模块、FPGA模块连接相互连接，且PowerPC模块、FPGA模块分别通过复位模块、时钟模块、电源模块、显卡加速处理模块与连接器连接。

所述PowerPC模块包括PowerPC处理器和分别与PowerPC处理器连接的DDR2内存芯片、NorFlash闪存芯片。

所述PowerPC处理器设置第一LBC引脚、第一SRIO引脚、第一PCIE引脚、第一PIC引脚、DDR引脚、第三LBC引脚、Duart引脚、EMAC0引脚、EMAC2引脚、EMAC1引脚、EMAC3引脚和PCI引脚。

所述FPGA模块包括与PowerPC处理器连接的FPGA芯片和分别与FPGA芯片连接的eMMC芯片、NandFlash闪存芯片、Uart控制芯片、Prom配置加载芯片。

所述FPGA模块设置第二LBC引脚、第二SRIO引脚、第二PCIE引脚、第二PIC引脚、eMMC引脚、第四LBC引脚、第五LBC引脚、第六LBC引脚、IO引脚。

所述第一LBC引脚与第二LBC引脚通过LBC总线连接、第一SRIO引脚与第二SRIO引脚通过RapidIO总线连接、第一PCIE引脚与第二PCIE引脚通过PCIe总线连接、第一PIC引脚与第二PIC引脚通过IRQ总线连接。

所述DDR2内存芯片通过DDR总线与DDR引脚连接。所述NorFlash闪存芯片通过LBC总线与第三LBC引脚连接。所述VGA芯片通过PCI总线与PCI引脚连接。

所述eMMC芯片通过eMMC总线与eMMC引脚连接。所述NandFlash闪存芯片通过LBC总线与第四LBC引脚连接。所述Uart控制芯片通过LBC总线与第五LBC引脚连接。

所述显卡加速处理模块包括1路VGA接口、3路RS232串行接口、4路以太网接口、2路RS422串行接口、1路RS485串行接口。

所述1路VGA接口采用VGA芯片，3路RS232串行接口分别采用3个RS232通信芯片，4路以太网接口分别采用2个以太网交换芯片，2路RS422串行接口采用2个RS422通信芯片，1路RS485串行接口采用1个RS485通信芯片。

所述3个RS232通信芯片为第一RS232通信芯片、第二RS232通信芯片、第三RS232通信芯片。其中，采用第一RS232通信芯片的1路RS232串行接口用于调试，分别采用第二RS232通信芯片、第三RS232通信芯片的2路RS232串行接口用于数据通信。所述第一RS232通信芯片一端与连接器连接且另一端通过Uart总线与设置在PowerPC处理器上的Duart引脚连接。所述第二RS232通信芯片、第三RS232通信芯片一端与连接器连接且另一端通过Uart总线与Uart控制芯片连接，再通过Uart控制芯片与FPGA连接。

所述2个以太网交换芯片为第一以太网交换芯片、第二以太网交换芯片。所述4路以太网接口为E0、E2、E1、E3。所述第一以太网交换芯片对应E0、E2，并分别通过GMII总线与EMAC0引脚连接、通过RGMII总线与EMAC2引脚连接。所述第二以太网交换芯片对应E1、E3与连接器连接，并分别通过GMII总线与EMAC1引脚连接、通过RGMII总线与EMAC3引脚连接。

实施例4：

本实施例在实施例1-3任一项的基础上做进一步优化，进一步地，一种基于Vxworks的显卡加速器，包括PowerPC模块、FPGA模块、链路信息处理模块和用于外接插件接口的连接器，相互连接的PowerPC模块、FPGA模块分别通过链路信息处理模块与连接器连接；所述PowerPC模块包括PowerPC处理器和分别与PowerPC处理器连接的DDR2内存芯片、NorFlash闪存芯片；所述FPGA模块包括与PowerPC处理器连接的FPGA芯片和分别与FPGA芯片连接的eMMC芯片、NandFlash闪存芯片、Uart控制芯片、Prom配置加载芯片。

所述显卡加速处理模块包括分别与连接器连接的1路VGA接口、3路RS232串行接口、4路以太网接口、2路RS422串行接口、1路RS485串行接口。其中，1路VGA接口采用VGA芯片并与PowerPC处理器连接，3路RS232串行接口采用3个RS232通信芯片分别与PowerPC处理器、FPGA芯片连接，4路以太网接口分别采用2个以太网交换芯片与PowerPC处理器连接，2路RS422串行接口采用2个RS422通信芯片通过Uart控制芯片与FPGA芯片连接，1路RS485串行接口通过RS485通信芯片与FPGA芯片连接。

本实施例，以基于Vxworks操作系统的PowerPC处理器为核心并外接VGA芯片，用于图像显示；与PowerPC处理器连接的DDR2内存芯片、与FPGA芯片连接的eMMC芯片，用于数据的存储。

本实施例的其他部分与实施例1-3任一项相同，故不再赘述。

实施例5：

本实施例在实施例1-4任一项的基础上做进一步优化，所述4路以太网接口均分为2组并分别通过第一以太网交换芯片、第二以太网交换芯片将连接器与PowerPC处理器连接，同时第一以太网交换芯片、第二以太网交换芯片相互连接。所述第一以太网交换芯片一端与连接器连接，将从连机器传输的E0、E2两路以太网信号分别通过GMII总线与EMAC0引脚连接、通过RGMII总线与EMAC2引脚连接，实现连接器与PowerPC处理器之间以太网数据的传输；所述第二以太网交换芯片一端与连接器连接，将从连机器传输的E1、E3两路以太网信号分别通过GMII总线与EMAC1引脚连接、通过RGMI3总线与EMAC3引脚连接，实现连接器与PowerPC处理器之间以太网数据的传输。

所述PowerPC处理器的型号为MPC8548E，内部集成4路千兆以太网，4路千兆以太网交换口中2路使用GMII总线传输且2路使用RGMII总线传输。所述第一以太网交换芯片、第二以太网交换芯片的型号均为88E6046F，内部集成4路百兆以太网、2路千兆以太网，2路千兆以太网交换口中1路使用GMII总线传输且1路使用RGMII总线传输。所以，第一以太网交换芯片、第二以太网交换芯片各提供2路千兆以太网交换口用于与PowerPC处理器的连接，同时第一以太网交换芯片、第二以太网交换芯片各提供1路百兆以太网交换口用于二者互联，从而形成全交换网络，网络端口经网络变压器后通过连接器输出。

本实施例的其他部分与实施例1-4任一项相同，故不再赘述。

实施例6：

本实施例在实施例1-5任一项的基础上做进一步优化，所述PowerPC处理器的型号为MPC8548系列，具体是指MPC8548E。PowerPC处理器选用Freescale公司的MPC8548E处理器，该处理器属于Freescale公司QUICCIII系列的中端产品，采用单E500内核，最高工作频率1500MHZ，处理性能3600DMIPS，MPC8548E内部提供32KB一级缓存，提供512KB二级缓存，提供4路10/100/1000Mbps以太网，提供DUART、DDR、LBC、PCI、PCIE、RapidIO等接口，采用CBGA783封装。

所述DDR2内存芯片的型号为MT47H128M16。

所述NorFlash闪存芯片的型号为S29GL512P系列。NorFlash闪存芯片采用Spansion公司的NorFlashS29GL512PTF10V1，此芯片为异步操作芯片，最大容量为512Mbit，位宽为16位，存取速度为100ns，采用TSOP56封装，因XC7K325T最大配置容量为128Mbit，因此，本板配置芯片可存储4个配置版本。所述NorFlash闪存芯片用于存放BootRom及系统镜象。

所述VGA芯片的型号为SM502。VGA芯片选用SiliconMotion公司的PCI接口嵌入式显示芯片SM502，此芯片集成8MB显示缓存，有数字输出及模拟输出，可接VGA显示器与LCD屏，显示分辨率最高达1280x1024。本实用新型中通过MPC8548E的PCI接口挂接SM502，通过底层驱动操作SM502，应用层通过WindML实现图形界面显示，满足对VGA接口的要求。

SM502通过将优化的128位的2D图形引擎和一个与本地帧存储器连接的高带宽链接相结合，SM502嵌入式绘图芯片提供面向工业的2D图形加速功能。2D图形引擎也包含一个命令翻译器（一个增强型的DMA引擎），对于工作在150MHz的32位数据宽度的SDRAM，SM502的DMA引擎读取2D操作数的带宽可达600MB/s。这么高的存储器带宽使得2D引擎在无须等待和流水线停止工作的情况下高速运行。当它在读取和翻译命令时，命令翻译器也可以有条件地转到存储器空间的另一个地址上，等待由其他模块发送过来的状态信息。2D图形引擎同时还包含一个色彩空间转换单元。该单元允许从许多的YUV模式直接翻译到RGB模式。2D图形引擎还带有一个双线性标量器，它可以支持4∶1的压缩和1∶216的拉伸。SM502嵌入式绘图芯片支持存储器工作在UMA和本地32位模式下。

所述FPGA芯片的型号为XC7K325系列，具体是指XC7K325T-2FFG900。FPGA芯片选用Xilinx公司的XC7K325T-2FFG900，用于接口管理及部分功能逻辑等。

所述eMMC芯片的型号为SM661GE8AA。eMMC芯片为大容量存储器，自带嵌入式文件系统，不存在坏块管理，读写速度也较快等众多优势，常被用于嵌入式系统中。本实施例中eMMC芯片选用4片SMI公司的SM661GE8AA,此芯片容量8GB，读速度40MB/S，写速度20MB/S，满足大容量存储的要求，因MPC8548E无eMMC接口，本板通过FPGA芯片将eMMC接口转成PCIE接口接入MPC8548E。

所述NandFlash闪存芯片的型号为K9MDG08U5M。

所述Uart控制芯片的型号为ST16C654。ST16C654与MAX3160配套使用。Uart控制芯片选用Exar公司的Uart协议芯片ST16C654，集成4路独立的Uart，每路Uart均可工作于最高1.5Mbps，每路Uart均带有64B的发送FIFO与接收FIFO。本实施例考虑到后期高层次应用，将ST16C654先接入FPGA芯片，再通过LBC总线转入MPC8548E。

所述Prom配置加载芯片的型号为XCF128P。

所述第一RS232通信芯片的型号为MAX3232。第一RS232通信芯片，采用3.3V供电，TSS0P16封装。

所述第二RS232通信芯片、第三RS232通信芯片、第一RS442通信芯片、第二RS442通信芯片的型号均为MAX3160。MAX3160是Maxim公司的RS232/RS422电平转换芯片：此芯片RS232接口可工作于1Mbps波特率，并且波特率可通过配置寄存器更改，本板RS232满足技术协议对最大波特率230400bps的要求；同时，此芯片RS422接口可工作于10Mbps最高波特率，满足技术协议对RS422最高波特率1Mbps的要求。

所述RS485通信芯片连接FPGA芯片的IO接口，所述RS485通信芯片的型号为AM26C32系列，具体指AM26C32MDREP。

本实施例的其他部分与实施例1-5任一项相同，故不再赘述。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims (10)

1.一种基于Vxworks的显卡加速器，其特征在于：包括PowerPC模块、FPGA模块、显卡加速处理模块和用于外接插件的连接器，相互连接的PowerPC模块、FPGA模块分别通过显卡加速处理模块与连接器连接；所述PowerPC模块包括PowerPC处理器和分别与PowerPC处理器连接的DDR2内存芯片、NorFlash闪存芯片；所述FPGA模块包括与PowerPC处理器连接的FPGA芯片和分别与FPGA芯片连接的eMMC芯片、NandFlash闪存芯片、Uart控制芯片、Prom配置加载芯片；所述显卡加速处理模块包括连接PowerPC处理器与连接器的1路采用VGA芯片的VGA接口。

2.根据权利要求1所述的一种基于Vxworks的显卡加速器，其特征在于：所述PowerPC处理器设置有第一LBC引脚、第一SRIO引脚、第一PCIE引脚、第一PIC引脚；所述FPGA芯片设置有与第一LBC引脚通过LBC总线连接的第二LBC引脚、与第一SRIO引脚通过RapidIO总线连接的第二SRIO引脚、与第一PCIE引脚通过PCIe总线连接的第二PCIE引脚、与第一PIC引脚通过IRQ总线连接的第二PIC引脚。

3.根据权利要求1所述的一种基于Vxworks的显卡加速器，其特征在于：所述PowerPC处理器设置有与DDR2内存芯片通过DDR总线连接DDR引脚、与NorFlash闪存芯片通过LBC总线连接的第三LBC引脚和与VGA芯片通过PCI总线连接的PCI引脚。

4.根据权利要求1所述的一种基于Vxworks的显卡加速器，其特征在于：所述FPGA芯片设置有与eMMC芯片通过eMMC总线连接的eMMC引脚、与NandFlash闪存芯片通过LBC总线连接的第四LBC引脚、与Prom配置加载芯片通过LBC总线连接的第六LBC引脚。

5.根据权利要求1-4任一项所述的一种基于Vxworks的显卡加速器，其特征在于：所述显卡加速处理模块还包括分别与连接器连接的3路RS232串行接口、4路以太网接口、2路RS422串行接口、1路RS485串行接口；所述3路RS232串行接口中1路采用第一RS232通信芯片并通过Uart总线与PowerPC处理器的Duart引脚连接，另外2路分别采用第二RS232通信芯片、第三RS232通信芯片并通过Uart总线与Uart控制芯片连接；所述4路以太网接口分别与PowerPC处理器连接；所述2路RS422串行接口分别采用第一RS422通信芯片、第二RS422通信芯片且均通过Uart总线与Uart控制芯片连接；所述1路RS485串行接口采用RS485通信芯片与FPGA芯片连接。

6.根据权利要求5所述的一种基于Vxworks的显卡加速器，其特征在于：所述4路以太网接口对应2个以太网交换芯片，2路以太网接口为一组采用一个以太网交换芯片，与同一个以太网交换芯片对应的2路以太网接口分别通过GMII总线、RGMII总线与PowerPC处理器连接。

7.根据权利要求6所述的一种基于Vxworks的显卡加速器，其特征在于：所述PowerPC处理器设置有EMAC0引脚、EMAC2引脚、EMAC1引脚、EMAC3引脚；所述两个以太网交换芯片为第一以太网交换芯片和第二以太网交换芯片，4路以太网接口为E0、E2、E1、E3，其中E0对应第一以太网交换芯片并通过GMII总线与EMAC0引脚连接，E2对应第一以太网交换芯片并通过RGMII总线与EMAC2引脚连接，E1对应第二以太网交换芯片并通过GMII总线与EMAC1引脚连接，E3对应第二以太网交换芯片并通过RGMII总线与EMAC3引脚连。

8.根据权利要求1-4任一项所述的一种基于Vxworks的显卡加速器，其特征在于：还包括分别与PowerPC处理器、FPGA芯片连接的复位模块；所述复位模块采用CPLD芯片。

9.根据权利要求8所述的一种基于Vxworks的显卡加速器，其特征在于：还包括分别与PowerPC处理器、FPGA芯片、CPLD芯片连接的时钟模块。

10.根据权利要求9所述的一种基于Vxworks的显卡加速器，其特征在于：还包括DC/DC电源模块。