CN205355036U - 一种堆叠半导体封装 - Google Patents

一种堆叠半导体封装 Download PDF

Info

Publication number
CN205355036U
CN205355036U CN201521143341.0U CN201521143341U CN205355036U CN 205355036 U CN205355036 U CN 205355036U CN 201521143341 U CN201521143341 U CN 201521143341U CN 205355036 U CN205355036 U CN 205355036U
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor package
aluminium lamination
substrate
shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521143341.0U
Other languages
English (en)
Inventor
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jin Tai Technetium Science And Technology Ltd
Original Assignee
Tianjin Jin Tai Technetium Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jin Tai Technetium Science And Technology Ltd filed Critical Tianjin Jin Tai Technetium Science And Technology Ltd
Priority to CN201521143341.0U priority Critical patent/CN205355036U/zh
Application granted granted Critical
Publication of CN205355036U publication Critical patent/CN205355036U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开一种堆叠半导体封装,包括有基板和外壳,所述外壳位于基板上,所述外壳顶部设置有散热层,所述外壳设置有五层,由外到内分别是第二模塑层、第二铝层、铝蜂窝层、第一铝层和第一模塑层,所述第一模塑层内部设置有半导体芯片模块,所述半导体芯片模块底部设置有支撑构件,所述半导体芯片模块包括有半导体芯片和固定构件,所述半导体芯片和固定构件均设置有一个以上,所述半导体芯片之间为堆叠式设置;该堆叠半导体封装设计简单、强度大、散热性能好和电学性能好。

Description

一种堆叠半导体封装
技术领域
本实用新型涉及一种堆叠半导体封装。
背景技术
半导体封装体可包括能快速存储及处理大量数据的半导体芯片。一种在基板上具有至少二个堆叠半导体芯片的堆叠半导体封装体不仅能增进数据存储容量,亦可提升数据处理速度。在封装体内的堆叠半导体芯片需要电性连接到基板。众所皆知使用引线的引线接合法以及使用凸块的倒装芯片接合法是用以实现想要的电性连接的两种方法。
虽然使用引线来电性连接的引线接合法频繁地用于堆叠结构中,其缺点在于电性连接每个附加的堆叠芯片的每个引线的长度不可避免地变长。这导致信号传输长度增加,进而使得封装体的电性能劣化且造成封装体的尺寸增大。而且,由于越来越长的引线,可能发生已知为“大弧度引线”的缺陷。相比于引线接合法倒装芯片接合法提供较短的信号传输长度,然而,由于阻碍堆叠的某些限制因素,倒装芯片接合法一般被视为难以实现高集成度的方法。
现有的半导体封装还存在强度不够大、散热性能不够好等缺点。
实用新型内容
本实用新型要解决的技术问题是提供一种设计简单、强度大、散热性能好和电学性能好的堆叠半导体封装。
为解决上述技术问题,本实用新型采用如下技术方案:
一种堆叠半导体封装,包括有基板和外壳,所述外壳位于基板上,所述外壳顶部设置有散热层,所述外壳设置有五层,由外到内分别是第二模塑层、第二铝层、铝蜂窝层、第一铝层和第一模塑层,所述第一模塑层内部设置有半导体芯片模块,所述半导体芯片模块底部设置有支撑构件,所述半导体芯片模块包括有半导体芯片和固定构件,所述半导体芯片和固定构件均设置有一个以上,所述半导体芯片之间为堆叠式设置,所述半导体芯片上设置有接合垫,所述基板顶部设置有连接垫,所述连接垫与基板为电性连接,所述连接垫与接合垫之间设置有连接构件,所述基板底部设置有球焊盘,所述球焊盘与基板为电性连接,所述球焊盘上设置有连接端子。
作为优选,所述第一铝层的厚度为0.01-0.02cm。
作为优选,所述铝蜂窝层的厚度为0.05-0.08cm。
作为优选,所述第二铝层的厚度为0.01-0.02cm。
作为优选,所述外壳的高度为0.5-0.6cm。
作为优选,所述基板的高度为0.1-0.2cm。
作为优选,所述第一铝层、铝蜂窝层和第二铝层为一体式设置,使结构更加稳固。
作为优选,所述散热层与第二模塑层为一体式设置,使结构更加稳固。
本实用新型的有益效果为:该堆叠半导体封装设计简单,通过第二铝层、铝蜂窝层和第一铝层的配合设置,大大提高了半导体封装的强度;在外壳顶部设置有散热层,提高了半导体封装的散热性能;该堆叠半导体封装内部的半导体芯片之间为堆叠式设置,使其具有优异的电学性能与高度的集成能力。
附图说明
图1为本实用新型一种堆叠半导体封装的结构示意图。
具体实施方式
如图1所示,一种堆叠半导体封装,包括有基板1和外壳2,所述外壳2位于基板1上,所述外壳2顶部设置有散热层16,所述外壳2设置有五层,由外到内分别是第二模塑层15、第二铝层14、铝蜂窝层13、第一铝层12和第一模塑层11,所述第一模塑层11内部设置有半导体芯片模块3,所述半导体芯片模块3底部设置有支撑构件17,所述半导体芯片模块3包括有半导体芯片5和固定构件4,所述半导体芯片5和固定构件4均设置有一个以上,所述半导体芯片5之间为堆叠式设置,所述半导体芯片5上设置有接合垫8,所述基板1顶部设置有连接垫7,所述连接垫7与基板1为电性连接,所述连接垫7与接合垫8之间设置有连接构件6,所述基板1底部设置有球焊盘10,所述球焊盘10与基板1为电性连接,所述球焊盘10上设置有连接端子9。
所述第一铝层12的厚度为0.01-0.02cm。
所述铝蜂窝层13的厚度为0.05-0.08cm。
所述第二铝层14的厚度为0.01-0.02cm。
所述外壳2的高度为0.5-0.6cm。
所述基板1的高度为0.1-0.2cm。
所述第一铝层12、铝蜂窝层13和第二铝层14为一体式设置,使结构更加稳固。
所述散热层16与第二模塑层15为一体式设置,使结构更加稳固。
本实用新型的有益效果为:该堆叠半导体封装设计简单,通过第二铝层、铝蜂窝层和第一铝层的配合设置,大大提高了半导体封装的强度;在外壳顶部设置有散热层,提高了半导体封装的散热性能;该堆叠半导体封装内部的半导体芯片之间为堆叠式设置,使其具有优异的电学性能与高度的集成能力。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何不经过创造性劳动想到的变化或替换,都应涵盖在本实用新型的保护范围之内。

Claims (8)

1.一种堆叠半导体封装,其特征在于:包括有基板和外壳,所述外壳位于基板上,所述外壳顶部设置有散热层,所述外壳设置有五层,由外到内分别是第二模塑层、第二铝层、铝蜂窝层、第一铝层和第一模塑层,所述第一模塑层内部设置有半导体芯片模块,所述半导体芯片模块底部设置有支撑构件,所述半导体芯片模块包括有半导体芯片和固定构件,所述半导体芯片和固定构件均设置有一个以上,所述半导体芯片之间为堆叠式设置,所述半导体芯片上设置有接合垫,所述基板顶部设置有连接垫,所述连接垫与基板为电性连接,所述连接垫与接合垫之间设置有连接构件,所述基板底部设置有球焊盘,所述球焊盘与基板为电性连接,所述球焊盘上设置有连接端子。
2.根据权利要求1所述的堆叠半导体封装,其特征在于:所述第一铝层的厚度为0.01-0.02cm。
3.根据权利要求2所述的堆叠半导体封装,其特征在于:所述铝蜂窝层的厚度为0.05-0.08cm。
4.根据权利要求3所述的堆叠半导体封装,其特征在于:所述第二铝层的厚度为0.01-0.02cm。
5.根据权利要求4所述的堆叠半导体封装,其特征在于:所述外壳的高度为0.5-0.6cm。
6.根据权利要求5所述的堆叠半导体封装,其特征在于:所述基板的高度为0.1-0.2cm。
7.根据权利要求6所述的堆叠半导体封装,其特征在于:所述第一铝层、铝蜂窝层和第二铝层为一体式设置。
8.根据权利要求7所述的堆叠半导体封装,其特征在于:所述散热层与第二模塑层为一体式设置。
CN201521143341.0U 2015-12-31 2015-12-31 一种堆叠半导体封装 Expired - Fee Related CN205355036U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521143341.0U CN205355036U (zh) 2015-12-31 2015-12-31 一种堆叠半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521143341.0U CN205355036U (zh) 2015-12-31 2015-12-31 一种堆叠半导体封装

Publications (1)

Publication Number Publication Date
CN205355036U true CN205355036U (zh) 2016-06-29

Family

ID=56173502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521143341.0U Expired - Fee Related CN205355036U (zh) 2015-12-31 2015-12-31 一种堆叠半导体封装

Country Status (1)

Country Link
CN (1) CN205355036U (zh)

Similar Documents

Publication Publication Date Title
US8367465B2 (en) Integrated circuit package on package system
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
CN105118818A (zh) 一种方形扁平无引脚封装结构的功率模块
KR20120056624A (ko) 반도체 패키지
CN205355036U (zh) 一种堆叠半导体封装
CN103869331A (zh) 一种卫星导航三维芯片及其制造方法
KR20090060148A (ko) 집적회로 패키지-인-패키지 시스템
CN102779919B (zh) 半导体封装结构
CN103441085B (zh) 一种芯片倒装bga封装方法
CN213150803U (zh) 一种半导体封装基板
CN107833866A (zh) 一次封装成型的增强散热的封装结构及制造方法
CN203941945U (zh) 一种多层镜面铝cob封装基板
CN103354226B (zh) 堆叠封装器件
CN215299229U (zh) 一种具有嵌套件的封装结构
CN103869329A (zh) 一种一体化卫星导航芯片及其制造方法
CN203826369U (zh) 一种半导体引线框架
CN110634819A (zh) 一种带有散热片的存储类产品封装结构及制造方法
CN102738352A (zh) Led封装结构
CN202839586U (zh) 一种采用弹性装置的无外引脚扁平半导体封装结构
CN203038972U (zh) Led模组封装结构
CN203941944U (zh) 一种大功率cob封装铜基板
CN102903703A (zh) 一种芯片封装堆叠结构
CN205355051U (zh) 一种多层半导体封装
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN202797087U (zh) 一种led发光器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160629

Termination date: 20191231