CN205283509U - 一种烧录器 - Google Patents

Abstract

本实用新型公开了一种烧录器，包括测试座、光控开关电路和测试接口；用于放置芯片的测试座上设置有用于确定芯片位置的定位孔；光控开关电路包括光敏元件，光敏元件设置于定位孔内，光控开关电路的输入端与供电端相连，输出端与测试座相连，当光敏元件的电阻大于阈值时光控开关电路接通；用于连接仿真器的测试接口与测试座相连。本实用新型所述烧录器通过光控开关电路来控制测试座与供电端的接通与断开，在芯片放好盖板闭合时自动向测试座供电，实现了不带电取放芯片，提高芯片良率，并可自动烧写程序，最大程度地减少了芯片漏烧的情况，其操作简单方便，与现有方法相比，降低了软硬件设计难度，消耗器件资源少，可减小电路板占用面积。

Description

一种烧录器

技术领域

本实用新型涉及IC程序烧录装置技术领域，特别是涉及一种烧录器。

背景技术

烧录器在功能上可分万用型烧录器、量产型烧录器和专用型烧录器。全功能通用型烧录器一般能够涵盖几乎(不是全部)所有当前需要编程的芯片，由于其设计麻烦，成本较高，限制了销量，最终售价极高，适合需要对很多种芯片进行编程的情况。量产型烧录器通常归属到生产设备的范畴，良率高、稳定好、产能高，售价同样很高。专用型烧录器价格最低，适用芯片种类较少，适合以某一种或者某一类专用芯片编程的需要，例如仅仅需要对PIC系列编程。对于小批量IC烧写程序或者测试，专用型烧录器无疑是最佳选择。

目前专用型烧录器一般是对应芯片的最小系统，系统与仿真器连接，在烧录器放入芯片后手动操作下载程序，或者仿真器自动连接连续下载。然而，这其中存在以下问题：系统一直与仿真器保持连接，IC测试座一直处于带电状态，因此取放芯片都是在带电条件下进行的。在IC测试或者烧写程序过程中，如果带电取放芯片，电路中的电容是充满电的，将新的芯片放入IC烧录器时，芯片引脚与IC烧录器的针床接触的一瞬间，电路中的电容会放电，产生微弱的电流，这种放电电流会通过芯片，相当于突然给芯片加上一个电源电压，而芯片上电一般需要经历电容充电电压上升的过程，由于芯片一般比较脆弱，因此突然施加一个电压容易使芯片受到损伤，严重的还可能使芯片烧毁。

为避免带电取放芯片，目前IC测试座有两种解决方法，第一种是外加电源开关，第二种是通过程序控制。其中，利用外加电源开关的方法，在测试过程中，能够避免带电取放芯片，避免对芯片造成损伤，但是其电路复杂、占用面积大，每次取放芯片之前必须开关一次电源，而且测试时容易遗漏对开关的操作，会导致带电操作，因此还存在一定概率对芯片造成损伤而降低良率，而且，物理开关存在一个致命的问题，会有机械磨损，一般的开关寿命为数千到数万次，烧录器每天都要烧写数千至上万次，因此导致需要经常更换开关；而利用程序控制的方法，无需手动即可实现自动上电和断电，但同样存在电路设计复杂、占用面积大，还需占用主控芯片一个I/O接口来控制电源的开关，软件和硬件的设计复杂度都有所增加，消耗的资源多。

实用新型内容

本实用新型提供一种烧录器，能够在不增加软硬件的设计难度，不需要消耗额外器件资源和I/O接口资源的基础上，实现不带电取放芯片。

为实现上述目的，本实用新型提供如下技术方案：

一种烧录器，包括测试座、光控开关电路和测试接口；

用于放置芯片的所述测试座上设置有用于确定测试座位置的定位孔；

所述光控开关电路包括光敏元件，所述光敏元件设置于所述定位孔内，所述光控开关电路的输入端与供电端相连，输出端与所述测试座相连，当所述光敏元件的电阻大于阈值时所述光控开关电路接通；

用于连接仿真器的所述测试接口与所述测试座相连。

可选地，所述定位孔设置于所述测试座的四个顶角，至少一个所述定位孔内设置有所述光敏元件。

可选地，所述测试接口设置有供电端，所述光控开关电路的输入端与所述测试接口的供电端相连。

可选地，所述测试接口为JTAG接口。

可选地，还包括：在与供电端接通时向所述测试接口输出反馈信号的反馈电路；

所述反馈电路的输入端与所述光控开关电路的输出端相连，输出端与所述测试接口相连。

可选地，所述光控开关电路还包括与所述光敏元件相连的、当所述光敏元件的电阻大于所述阈值时延时预设时间控制所述光控开关电路接通的延时电路。

可选地，所述延时电路为与所述光敏元件并联的电容元件。

可选地，在两个或者两个以上所述定位孔内分别设置有所述光敏元件；

两个或者两个以上所述光敏元件相互并联，所述电容元件与两个或者两个以上所述光敏元件并联。

由上述内容可知，本实用新型所提供的烧录器，包括测试座、光控开关电路和测试接口。其中，测试座用于放置芯片，与测试座相连的测试接口用于连接仿真器，光控开关电路的输入端与供电端相连，输出端与测试座相连。光控开关电路包括光敏元件，光敏元件设置于测试座上定位孔内，所述光控开关电路在光敏元件的电阻大于阈值时接通。

在对芯片烧写程序时，将芯片在测试座上对应位置放好，将盖板闭合，此时，测试座上定位孔内的光敏元件接收到的光照强度减弱，光敏元件的电阻增大，当大于阈值时光控开关电路接通，使测试座与供电端接通，从而对测试座供电；当烧写程序完成，测试座上盖板打开，照射到光敏元件的光照强度增大，光敏元件的电阻减小，减小到阈值以下光控开关电路断开，测试座与供电端的连接断开，停止对测试座供电，如此实现在取放芯片时测试座均处于断电状态。

本实用新型所述烧录器通过设于定位孔内的光敏元件检测光照强度，通过光控开关电路控制测试座与供电端的接通或断开，实现了不带电取放芯片，且在芯片放好盖板闭合后自动向测试座供电。与现有不带电取放芯片的实现方法相比，所述烧录器可以降低软硬件设计难度，不需要消耗额外器件资源和I/O接口资源，可减小电路板面积。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种烧录器的结构示意图；

图2为本实用新型实施例提供的测试座的结构示意图；

图3为本实用新型又一实施例提供的一种烧录器的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

请参考图1和图2，本实用新型实施例提供的一种烧录器，包括测试座10、光控开关电路11和测试接口12；

用于放置芯片的所述测试座10上设置有用于确定测试座位置的定位孔100；

所述光控开关电路11包括光敏元件110，所述光敏元件110设置于所述定位孔100内，所述光控开关电路11的输入端与供电端相连，输出端与所述测试座10相连，当所述光敏元件110的电阻大于阈值时所述光控开关电路11接通；

用于连接仿真器的所述测试接口12与所述测试座10相连。

本实施例中，所述测试接口12设置有供电端，光控开关电路11的输入端与供电端相连，光控开关电路11在光敏元件的电阻大于阈值时接通，在光敏元件的电阻小于阈值时断开，来控制测试座10与供电端的接通或断开。

在对芯片烧写程序时，将芯片放在测试座10上对应位置，将测试座盖板闭合，此时，测试座上定位孔100内的光敏元件110接收到的光照强度减弱，光敏元件110的电阻增大，在大于阈值时光控开关电路11接通，使测试座10与供电端接通，从而对测试座供电；当烧写程序完成，打开测试座盖板，照射到光敏元件110的光照强度增大，光敏元件的电阻减小，减小到阈值以下光控开关电路11断开，测试座与供电端断开，从而停止对测试座供电，此时可取下芯片。这样实现了在测试座上取放芯片时，测试座均是处于断电状态的。

因此，本实施例所述烧录器通过设于定位孔内的光敏元件检测光照强度，通过光控开关电路控制测试座与供电端的接通或断开，实现了不带电取放芯片，且在芯片放好盖板闭合后自动向测试座供电。与现有不带电取放芯片的实现方法相比，该烧录器可以降低软硬件设计难度，不需要消耗额外器件资源和I/O接口资源，可减小电路板面积。

本实施例中，光敏元件110采用光敏电阻，光敏电阻随光照强度的变化，其电阻值相应变化。当光照强度增大时其电阻值减小，当光照强度减弱时其电阻值增大。通过设置光控开关电路11的跳变阈值，实现在光敏元件的电阻大于阈值时光控开关电路11接通，光敏元件的电阻小于阈值时光控开关电路11断开。

参考图2，本实施例中，定位孔100设置于测试座10上表面的四个顶角，定位孔100用于确定测试座在电路板上的放置位置。其中，至少一个所述定位孔内设置有光敏元件。

本实施例中，所述光控开关电路11还包括与光敏元件110相连的、当所述光敏元件110的电阻大于所述阈值时延时预设时间控制所述光控开关电路11接通的延时电路。通过延时电路，使得在光敏元件110的电阻大于阈值时延时预设时间，再接通光控开关电路11，这样对测试座、芯片以及各电路具有保护作用。

具体的，所述延时电路为与所述光敏元件110并联的电容元件。电容元件与光敏元件110并联，当光敏元件110的电阻增大，与光敏元件并联的电容元件两端的电压增大，光控开关电路向电容元件充电，使光控开关电路延时预设时间才能接通。其中，可通过设定电容元件的电容值，来调节延时的预设时间，如可调节延时1.5s。

进一步的，在两个或者两个以上所述定位孔100内分别设置有光敏元件110，两个或者两个以上所述光敏元件110相互并联，所述电容元件与两个或者两个以上所述光敏元件并联。在多个定位孔内分别设置光敏元件，电容元件与多个光敏元件并联，通过在多个定位孔内设置光敏元件也可调节光控开关电路的延时时间，通过设置多个光敏元件可明显提高烧录器的抗干扰性和适应性。

请参考图3，本实施例中，所述烧录器还包括反馈电路13，所述反馈电路13的输入端与所述光控开关电路11的输出端相连，输出端与所述测试接口12相连，反馈电路13在与供电端接通时向所述测试接口12输入反馈信号。测试接口12在接收到反馈电路输出的反馈信号，如反馈电压信号，则向与其连接的仿真器输出信号，指示仿真器开始尝试与芯片建立连接。

具体的，所述测试接口12设置有反馈端，反馈电路13输出端与测试接口的反馈端相连。可选的，测试接口可采用JTAG接口。

对芯片进行烧写程序时，烧录器的测试接口与仿真器通过线缆连接，将芯片在测试座上对应位置放好，将测试座盖板闭合，此时定位孔100内的光敏元件接收的光照强度减弱，其电阻增大，当增大到阈值时光控开关电路11接通，使测试座10及反馈电路13与供电端接通，从而通过供电端向测试座供电，同时反馈电路13向测试接口输出反馈信号，测试接口将反馈信号反馈给仿真器，仿真器开始尝试与芯片建立连接，当连接成功时仿真器开始烧写程序，当连接失败时，仿真器产生错误提示。

现有技术中，采用仿真器自动连接芯片连续下载的方式，其实现方法有两种，其一是仿真器一直尝试连接芯片直至连接成功为止，然后烧写程序；方法二是尝试连接芯片一定次数，如果连接成功则开始烧写程序，连接失败则产生连接错误提示。方法一在芯片接触不良时，测试人员无法获知，不能及时调整芯片摆放位置，因此会耽误较多的时间使效率明显下降；对于方法二，尝试连接次数多会使效率下降，次数少会出现漏烧的情况。

而本实施例所述烧录器，通过设置反馈电路，通过光敏元件检测光照强度，通过光控开关电路控制接通反馈电路，向仿真器输出信号，从而实现在芯片通电后仿真器自动连接芯片进行烧写程序。与现有技术中自动连接的方法相比，可提高效率。并且在芯片接触不良或没有芯片时仿真器能够及时产生提示信号，既可提高芯片的烧写速度又可避免漏烧的情况。

因此，本实用新型所述烧录器，通过设于定位孔内的光敏元件检测光照强度，通过光控开关电路控制供电电源与测试座及反馈电路的接通或断开，实现了不带电取放芯片，同时实现了仿真器自动连接芯片烧写程序，可大大提高烧写速度，避免漏烧情况，提高了效率。与现有实现方法相比，所述烧录器可提高芯片良率，其操作简单方便，可以降低软硬件设计难度，消耗器件资源少，可减小电路板面积，降低成本。

以上对本实用新型所提供的一种烧录器进行了详细介绍。本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。

Claims (8)

1.一种烧录器，其特征在于，包括测试座、光控开关电路和测试接口；

用于放置芯片的所述测试座上设置有用于确定测试座位置的定位孔；

所述光控开关电路包括光敏元件，所述光敏元件设置于所述定位孔内，所述光控开关电路的输入端与供电端相连，输出端与所述测试座相连，当所述光敏元件的电阻大于阈值时所述光控开关电路接通；

用于连接仿真器的所述测试接口与所述测试座相连。

2.如权利要求1所述的烧录器，其特征在于，所述定位孔设置于所述测试座的四个顶角，至少一个所述定位孔内设置有所述光敏元件。

3.如权利要求1所述的烧录器，其特征在于，所述测试接口设置有供电端，所述光控开关电路的输入端与所述测试接口的供电端相连。

4.如权利要求3所述的烧录器，其特征在于，所述测试接口为JTAG接口。

5.如权利要求1所述的烧录器，其特征在于，还包括：在与供电端接通时向所述测试接口输出反馈信号的反馈电路；

所述反馈电路的输入端与所述光控开关电路的输出端相连，输出端与所述测试接口相连。

6.如权利要求1所述的烧录器，其特征在于，所述光控开关电路还包括与所述光敏元件相连的、当所述光敏元件的电阻大于所述阈值时延时预设时间控制所述光控开关电路接通的延时电路。

7.如权利要求6所述的烧录器，其特征在于，所述延时电路为与所述光敏元件并联的电容元件。

8.如权利要求7所述的烧录器，其特征在于，在两个或者两个以上所述定位孔内分别设置有所述光敏元件；

两个或者两个以上所述光敏元件相互并联，所述电容元件与两个或者两个以上所述光敏元件并联。