CN205194299U - 一种像素驱动电路及显示装置 - Google Patents

Abstract

本实用新型涉及显示技术领域，尤其涉及一种像素驱动电路及显示装置，所述显示装置包括该像素电路，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、存储电容以及发光二极管。采用该像素驱动电路能够提高显示装置的显示效果、延长使用寿命、提高发光效率及降低功耗。

Description

一种像素驱动电路及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种像素驱动电路及显示装置，所述显示装置包括该像素电路。

背景技术

在平板显示技术中，AMOLED(ActiveMatrix/OrganicLightEmittingDiode，有源矩阵有机发光二极管)是近年来发展较快的高新技术，因具有更薄更轻、自发光、低辐射，对比度高，响应速度快及低耗能等优点，已被广泛应用于平面显示装置。AMOLED因通过在每个像素中集成晶体管和电容器并由电容器维持电压的方法进行驱动，因而可以实现大尺寸、高分辨率面板，是当前研究的重点及未来显示技术的发展方向。

如图1所示为传统的OLED像素驱动电路，包括：一开关晶体管T1、一驱动晶体管DTFT、一电容C1以及一发光二极管D1。其工作过程包括：扫描阶段，当信号扫描线SCAN为低电平时，开关晶体管T1导通并将数据线DATA上输出的电压输送至驱动晶体管DTFT的栅极及对电容C1进行充电；发光阶段，信号扫描线SCAN变为高电平，开关晶体管T1截止，但电容C1上保持的数据电压仍可继续维持驱动晶体管DTFT工作，发光二极管D1上仍有电流流动，并发光，直到下一个扫描阶段的到来，如此循环。

在使用图1所示的像素驱动电路时，由于在前一个发光阶段和后一个扫描阶段之间，没有对该像素驱动电路进行初始化，电容C1上储存的剩余电荷无法释放，因此会出现相邻两个数据电压叠加而影响发光二极管D1显示效果的现象；另外，由于现有技术的不足，无法保证显示装置中所有晶体管的电学一致性，而且晶体管在长时间使用后阈值电压也会发生变化，因此也会导致出现显示装置显示亮度不均匀问题；而且，由于发光二极管D1为薄膜器件，持续使它处于正向偏置状态，会导致该发光器件上积累电荷，从而影响该发光二极管D1的使用寿命和发光效率。

实用新型内容

鉴于上述问题，本实用新型实施例的目的在于提供一种像素驱动电路及包括该像素驱动电路的显示装置，采用所述像素电路解决了显示装置显示亮度不均匀，残影等显示效果差的问题，对提高显示装置使用寿命、发光效率及降低功耗有很好的效果。

本实用新型实施例提供的一种像素驱动电路，包括第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)、第五晶体管(T5)、第六晶体管(T6)，驱动晶体管(DTFT)、存储电容(C1)、发光二极管(D1)，其中，

所述第一晶体管(T1)的源极连接初始化电源Vinit，栅极连接复位信号端Reset；

所述第二晶体管(T2)的源极连接数据输入端DATA，栅极连接信号扫描端SCAN；

所述第三晶体管(T3)的源极连接所述第二晶体管(T2)的漏极，栅极连接所述复位信号端Reset，漏极通过存储电容(C1)连接所述第二晶体管(T2)的漏极；

所述第四晶体管(T4)的栅极连接所述信号扫描端SCAN，漏极连接所述第三晶体管(T3)的漏极；

所述第五晶体管(T5)的源极连接所述初始化电源Vinit，栅极连接发光控制信号端EM，漏极连接所述第二晶体管(T2)的漏极；

所述第六晶体管(T6)的源极连接所述第四晶体管(T4)的源极，栅极连接所述发光控制信号端EM，漏极连接所述第一晶体管(T1)的漏极；

所述驱动晶体管(DTFT)的源极连接第一电压源ELVDD，栅极连接所述第四晶体管(T4)的漏极，漏极连接所述第六晶体管(T6)的源极；

所述发光二极管(D1)的阳极连接所述第六晶体管(T6)的漏极，阴极连接第二电压源ELVSS。

可选地，所述像素驱动电路中各所述晶体管的源极和漏极的制作工艺相同，所述源极和漏极根据电压方向名称上可以互换。

可选地，同一所述像素驱动电路中各所述晶体管的类型可以相同，也可以不同。

可选地，各所述晶体管均为薄膜晶体管。

可选地，所述薄膜晶体管均为P型薄膜晶体管。

另外，本实用新型实施例还提供了一种显示装置，所述显示装置包括至少一个如上任一所述的一种像素驱动电路。

可选地，各所述像素驱动电路设于所述显示装置的阵列基板上，所述阵列基板上设置有多条信号扫描线和数据输入线，并由所述多条信号扫描线和数据输入线限定各所述像素驱动电路。

可选地，所述阵列基板上还包括用于为各所述像素驱动电路提供驱动信号的行驱动芯片和列驱动芯片，及用于向所述行驱动芯片、列驱动芯片提供时序控制信号的芯片组以及电压、电流源。

由上可见，应用本实施例技术方案，由于第三晶体管在初始化阶段开启，使存储在存储电容上的剩余电荷中和释放，在发光阶段就会避免出现剩余电荷影响本帧图像显示效果的问题；由于驱动晶体管、第四晶体管与电容的配合，使在发光阶段流过发光二极管的电流与驱动晶体管的阈值电压(Vth)及第一电压源ELVDD无关，有效补偿了驱动晶体管阈值电压的变化及电源压降(IRDrop)，防止电流不均匀造成的显示装置亮度不均匀，提高显示效果；由于第一晶体管在初始化阶段使发光二极管反向偏置，消除积累电荷，使显示装置具有较高的使用寿命和发光效率；该像素驱动电路和驱动时序相互配合以达到像素驱动电路的初始化、数据写入和发光阶段分时分步完成，有效避免在像素驱动电路工作过程中形成不必要的瞬时电流回路，以免造成晶体管过热甚至损伤等问题，对提高显示装置的稳定性及降低功耗有很好的效果。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为提供的一种现有的像素驱动电路；

图2为本实用新型提供的一种像素驱动电路；

图3为本实用新型提供的一种驱动信号时序示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例：

下面将结合本实用新型实施例中的附图，以PMOS为例，对本专利实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利的一部分实施例，而不是全部的实施例。基于本专利中的实施例，可以想到的是采用NMOS实现该功能是本领域普通技术人员可在没有作出创造性劳动前提下轻易想到的，因此也属于本专利保护的范围。

为了解决现有技术中存在的问题，本实施例提供一种像素驱动电路，如图2所示，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6，驱动晶体管DTFT、存储电容C1、发光二极管D1；

所述第一晶体管T1的源极连接所述初始化电源Vinit，栅极连接所述复位信号端Reset；

所述第二晶体管T2的源极连接所述数据输入端DATA，栅极连接所述信号扫描端SCAN；

所述第三晶体管T3的源极连接所述第二晶体管T2的漏极，栅极连接所述复位信号端Reset，漏极通过存储电容C1连接所述第二晶体管T2的漏极；

所述第四晶体管T4的栅极连接所述信号扫描端SCAN，漏极连接所述第三晶体管T3的漏极；

所述第五晶体管T5的源极连接所述初始化电源Vinit，栅极连接所述发光控制信号端EM，漏极连接所述第二晶体管T2的漏极；

所述第六晶体管T6的源极连接所述第四晶体管T4的源极，栅极连接所述发光控制信号端EM，漏极连接所述第一晶体管T1的漏极；

所述驱动晶体管DTFT的源极连接所述第一电压源ELVDD，栅极连接所述第四晶体管T4的漏极，漏极连接所述第六晶体管T6的源极；

所述发光二极管D1的阳极连接所述第六晶体管T6的漏极，阴极连接所述第二电压源ELVSS；

其中DATA为数据输入端，SCAN为信号扫描端，Reset为复位信号端，EM为发光控制信号端，Vinit为初始化电源，ELVDD为第一电压源，ELVSS为第二电压源，且第一电压源ELVDD为高电位，第二电压源ELVSS为低电位，其驱动信号时序如图3所示。

需要说明的是，上述晶体管的源极和漏极的制作工艺相同，名称上是可以互换的，其可根据电压的方向在名称上改变。而且，同一像素电路中各个晶体管的类型可以相同，也可以不同，只需根据自身阈值电压的特点调整相应的时序高低电平即可。优选的，各所述晶体管为薄膜晶体管，所述薄膜晶体管均为P型薄膜晶体管。

现就附图2所示电路，结合附图3所示驱动信号时序示意图，进行所述像素驱动电路的一个完整工作周期的原理说明：

X1阶段为初始化阶段，复位信号端Reset为低电平，信号扫描端SCAN为高电平，发光控制信号端EM为高电平，第一晶体管T1和第三晶体管T3导通，发光二极管D1阳极连接到初始化电源Vinit，使发光二极管D1反向偏置，消除积累电荷，同时，存储电容C1两端短接，通过第三晶体管T3放电，以清除电容C1上残留的电荷；

X2阶段为数据写入阶段，复位信号端Reset为高电平，信号扫描端SCAN为低电平，发光控制信号端EM为高电平，第二晶体管T2和第四晶体管T4导通，对存储电容C1充电，此时，a点电位Va＝Vdata，由于驱动晶体管DTFT栅极和漏极短接，形成二极管结构，则第一电压源ELVDD写入到驱动晶体管DTFT的栅极，即b点的电位Vb＝ELVDD+Vth，其中Vth为驱动晶体管DTFT的阈值电压，在PMOS中Vth为负值，此时存储电容C1上的电压值Vab＝Va-Vb＝Vdata-ELVDD-Vth；

X3阶段为发光阶段，复位信号端Reset为高电平，信号扫描端SCAN为高电平，发光控制信号端EM为低电平，第五晶体管T5和第六晶体管T6导通，a点连接到初始化电源Vinit，Va＝Vinit，由于电容C1两端的电压不能突变，此时b点的电位：

Vb＝Va-Vab＝Vinit-(Vdata-ELVDD-Vth)＝Vinit-Vdata+ELVDD+Vth，

由于电容C1的保持作用，及a点接固定电平Vinit不变，所以b点电位也保持在Vinit-Vdata+ELVDD+Vth不变，由此形成由第一电压源ELVDD经由驱动晶体管DTFT、第六晶体管T6和发光二极管D1到第二电压源ELVSS的电流通路，该输出电流I_d作为驱动电流流经发光二极管D1，并驱动发光二极管D1发光，其中驱动晶体管DTFT工作在饱和区，电流I_d由如下公式得到：

$I_d=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{OX}}\frac{W}{L}{(V_{gs}-V_{th})}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{OX}}\frac{W}{L}{\left(\right(V_{init}-V_{data}+ELVDD+V_{th})-ELVDD-V_{th})}^2$

$=\frac{1}{2}{\mathrm{\μC}}_{\mathrm{OX}}\frac{W}{L}{(V_{init}-V_{data})}^2$

其中，μ为沟道的电子迁移率，C_ox为驱动晶体管DTFT单位面积的沟道电容，W为驱动晶体管的沟道宽度，L为驱动晶体管的沟道长度，Vgs为驱动晶体管的栅极和源极的压差。

由上述公式可知，发光阶段流过发光二极管D1的电流I_d只与数据电压和初始化电源有关，因此防止了晶体管阈值漂移导致的显示亮度不均匀及电源ELVDD压降(IRDrop)的问题。

此处需要说明的是：发光二极管D1为薄膜型器件，正负极两端存在寄生电容，如果总是处于正向偏置状态，会在该寄生电容两端积累电荷，形成一定的正向压降，从而使发光二极管D1的跨压上升，耗散功率上升，进而影响发光效率。而在上述初始化阶段中，由于初始化电源Vinit的低电平信号能使发光二极管D1反向偏置，因此发光二极管D1正、负极间积累的电荷会被清除，从而保证发光二极管D1具有较长的使用寿命和较好的发光效率。

可见，所述像素驱动电路和驱动时序相互配合以达到像素驱动电路的初始化、数据写入和发光阶段分时分步完成，有效避免在像素驱动电路工作过程中形成不必要的瞬时电流回路，以免造成晶体管过热甚至损伤等问题，对提高显示装置的稳定性及降低功耗有很好的效果。

本实用新型实施例还提供了一种显示装置，所述显示装置包括至少一个如上所述的像素驱动电路。所述显示装置中的所述像素驱动电路设于阵列基板上。所述阵列基板上设置有多条信号扫描线和数据输入线，并由该多条信号扫描线和数据输入线限定了多个上述像素驱动电路。所述阵列基板还包括用于为像素驱动电路提供驱动信号的行驱动芯片和列驱动芯片，用于向所述行驱动芯片、列驱动芯片提供时序控制信号的芯片组以及电压、电流源。

本实用新型提供的所述显示装置中，由于使用上述实施例描述的像素驱动电路，能显著提高显示效果，包括提高显示亮度均匀性及改善残影，还可以提高产品稳定性，使用寿命、发光效率及降低功耗。

总之，本实用新型的主要目的是提供一种像素驱动电路及包括该像素驱动电路的显示装置，所述像素驱动电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、存储电容以及发光二极管。所述像素驱动电路的操作主要包含初始化、数据写入以及发光三个阶段。所述像素驱动电路不仅可以补偿驱动晶体管阈值电压(Vth)不均匀、消除电源压降(IRDrop)对显示均匀性的影响，改善残影(ImageSticking)，而且还可以避免在像素驱动电路工作过程中形成不必要的瞬时电流回路，从而一方面可以有效提高显示装置的显示效果及使用寿命，另一方面可以有效提高产品稳定性，降低功耗，改善产品性能。

以上实施例仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，皆应属本专利的涵盖范围。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (8)

1.一种像素驱动电路，其特征在于，包括第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)、第五晶体管(T5)、第六晶体管(T6)，驱动晶体管(DTFT)、存储电容(C1)、发光二极管(D1)，其中，

所述第一晶体管(T1)的源极连接初始化电源Vinit，栅极连接复位信号端Reset；

所述第二晶体管(T2)的源极连接数据输入端DATA，栅极连接信号扫描端SCAN；

所述第三晶体管(T3)的源极连接所述第二晶体管(T2)的漏极，栅极连接所述复位信号端Reset，漏极通过存储电容(C1)连接所述第二晶体管(T2)的漏极；

所述第四晶体管(T4)的栅极连接所述信号扫描端SCAN，漏极连接所述第三晶体管(T3)的漏极；

所述第五晶体管(T5)的源极连接所述初始化电源Vinit，栅极连接发光控制信号端EM，漏极连接所述第二晶体管(T2)的漏极；

所述第六晶体管(T6)的源极连接所述第四晶体管(T4)的源极，栅极连接所述发光控制信号端EM，漏极连接所述第一晶体管(T1)的漏极；

所述驱动晶体管(DTFT)的源极连接第一电压源ELVDD，栅极连接所述第四晶体管(T4)的漏极，漏极连接所述第六晶体管(T6)的源极；

所述发光二极管(D1)的阳极连接所述第六晶体管(T6)的漏极，阴极连接第二电压源ELVSS。

2.如权利要求1所述的一种像素驱动电路，其特征在于，所述像素驱动电路中各所述晶体管的源极和漏极的制作工艺相同，所述源极和漏极根据电压方向名称上可以互换。

3.如权利要求1或2所述的一种像素驱动电路，其特征在于，同一所述像素驱动电路中各所述晶体管的类型可以相同，也可以不同。

4.如权利要求3所述的一种像素驱动电路，其特征在于，各所述晶体管均为薄膜晶体管。

5.如权利要求4所述的一种像素驱动电路，其特征在于，所述薄膜晶体管均为P型薄膜晶体管。

6.一种显示装置，其特征在于，所述显示装置包括至少一个如权利要求1至5中任一所述的一种像素驱动电路。

7.如权利要求6所述的一种显示装置，其特征在于，各所述像素驱动电路设于所述显示装置的阵列基板上，所述阵列基板上设置有多条信号扫描线和数据输入线，并由所述多条信号扫描线和数据输入线限定各所述像素驱动电路。

8.如权利要求7所述的一种显示装置，其特征在于，所述阵列基板上还包括用于为各所述像素驱动电路提供驱动信号的行驱动芯片和列驱动芯片，及用于向所述行驱动芯片、列驱动芯片提供时序控制信号的芯片组以及电压、电流源。