CN205178999U - 一种功率放大器的功率控制电路 - Google Patents

Abstract

本申请提供了一种功率放大器的功率控制电路，该功率控制电路中，Vramp信号通过缓冲电路后再与第二运算放大器相连，从而使得Vramp信号在控制环路外，进而降低Vramp信号对控制环路的影响，提升了环路稳定性，并且，不再使用现有技术中的PMOS镜像单元，而是将采集到的电流信号经电阻转换为电压信号后，直接输入到第二运算放大器的输入端，从多个方面减少了环路极点的个数，极点数目减少易于实现环路的稳定性补偿，从而便于设计增加环路带宽，减少环路稳定时间，避免影响手机功率切换时的开关谱性能。并且，第二运算放大器输出接NMOS管，有助于提高环路的电源抑制比。

Description

一种功率放大器的功率控制电路

技术领域

本申请涉及手机通信技术领域，尤其涉及一种功率放大器的功率控制电路。

背景技术

在GSM(GlobalSystemforMobileCommunication，全球移动通信系统)系统中，为了降低干扰，需要在保证电平强度和信号质量的前提下，对基站收发信台BTS和移动台MS的功率放大器的功率进行控制。此外，对功率控制也可以延长手机的待机时间，并且在通话质量变差的情况下，能够适当提高手机的发射功率，从而保障通话质量。

目前，对功率放大器的功率控制主要通过电流控制来实现。具体如图1所示，图1为现有技术中通过电流控制功率放大器功率的电路图。通过三极管Q4与三极管Q3镜像来采集放大级的电流，利用采集到的电流再经PMOS管M1和M2镜像后，利用电阻R4转化为电压信号，该电压信号与Vramp共同作用后再控制放大级的偏置实现对功率放大器的功率控制。

然而，由于该实现方式存在控制环路大，在M1/M2镜像单元会产生两个比较大的极点，M3的漏极也会存在一个很大极点，多个较大极点会导致整个环路稳定系数差，在电路设计过程中稳定性补偿难度大，环路带宽很难做宽，使得稳定时间长，而这使得在Vramp刚开始爬坡的前一段时间内由于功率控制环路还没稳定，这时输出功率随Vramp的关系很弱，进而影响手机功率切换时的开关谱性能。

实用新型内容

有鉴于此，本申请提供了一种功率放大器的功率控制电路，以克服现有技术中功率控制电路极点数量多导致环路稳定性差，环路带宽窄，稳定时间长，进而影响手机功率切换时的开关谱性能的问题。

为了实现上述目的，本申请提供了以下技术方案：

一种功率放大器的功率控制电路，包括：

输入端接收基带控制电压Vramp，输出端与第二运算放大器A2的第二输入端相连，以及通过第三电阻R3与第四N型MOS管MN4的漏极相连的缓冲电路；

所述第四N型MOS管MN4的漏极同时连接并联的电感L1和第二电容C2，通过所述第二电容C2接地，通过所述电感L1与匹配网络的输入端相连；

所述第四N型MOS管MN4的栅极与所述第二运算放大器A2的输出端相连，所述第四N型MOS管MN4的源极与驱动电路的第二输入端相连；

所述驱动电路的第一输入端接收射频信号，输出端分别与第一放大管M1的输入端和第二放大管M2的输入端相连；

所述第一放大管M1的接地端与所述第二放大管M2的接地端相连并接地；

所述第一放大管M1的输出端通过第二电阻R2和第一电阻R1与所述第四N型MOS管MN4的漏极相连，所述第二电阻R2并联一个接地的第一电容C1，所述第二电阻R2与所述第一电阻R1的连接端与所述第二放大器A2的第一输入端连接；

所述第二放大管M2的输出端通过第三N型MOS管MN3与所述匹配网络的输入端相连；

所述匹配网络的输出端输出射频信号。

优选的，所述缓冲电路包括：第一运算放大器A1、第四电阻R4、系统函数电路H(s)以及P型MOS管MP，其中，

所述第一运算放大器A1的第一输入端作为所述缓冲电路的输入端，第二输入端通过所述第四电阻R4接地，输出端与所述P型MOS管MP的栅极相连；

所述P型MOS管MP的漏极通过所述系统函数电路H(s)与所述第一运算放大器A1的第二输入端相连，所述P型MOS管MP的源极作为所述缓冲电路的输出端。

优选的，所述第一放大管M1为第一N型MOS管MN1，所述第二放大管M2为第二N型MOS管MN2，

所述第一N型MOS管MN1的栅极作为所述第一放大管M1的输入端，源极作为所述第一放大管的接地端，漏极作为所述第一放大管M1的输出端；

所述第二N型MOS管MN2的栅极作为所述第二放大管M1的输入端，源极作为所述第二放大管M2的接地端，漏极作为所述第二放大管M2的输出端。

优选的，所述第一放大管M1为第一N型三极管Q1，所述第二放大管M2为第二N型三极管Q2时，

所述第一N型三极管Q1的基极作为所述第一放大管M1的输入端，发射极作为所述第一放大管M1的接地端，集电极作为所述第一放大管M1的输出端；

所述第二N型三极管Q2的基极作为所述第二放大管M2的输入端，发射极作为所述第二放大管M2的接地端，集电极作为所述第二放大管M2的输出端。

优选的，所述驱动电路包括：前置驱动器和第一驱动器，其中，

所述前置驱动器的输入端作为所述驱动电路的第一输入端；

所述第一驱动器的第一输入端与所述前置驱动器的输出端相连，第二输入端作为所述驱动电路的第二输入端，输出端作为所述驱动电路的输出端。

优选的，所述驱动电路包括：第二驱动器和偏置电路，其中，

所述第二驱动器的输入端作为所述驱动电路的第一输入端，输出端通过第三电容与所述偏置电路的输出端相连后作为所述驱动电路的输出端；

所述偏置电路的输入端作为所述驱动电路的第二输入端。

由以上技术方案可知，本申请提供的一种功率放大器的功率控制电路中，Vramp信号通过缓冲电路后再与第二运算放大器相连，从而使得Vramp信号在控制环路外，进而降低对控制环路的影响，提升了环路稳定性，并且，不再使用现有技术中的PMOS镜像单元，而是将采集到的电流信号经电阻转换为电压信号后，直接输入到第二运算放大器的输入端，从多个方面减少了环路极点的个数，极点数目减少易于实现环路稳定性补偿，环路带宽也相应容易做大，减少了环路的稳定时间，避免影响手机功率切换时的开关谱性能。并且，第二运算放大器输出接NMOS管，有助于提高环路的电源抑制比。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中通过电流控制功率放大器功率的电路图；

图2为本申请实施例一提供的一种功率放大器的功率控制电路的原理图；

图3为本申请实施例二提供的一种功率放大器的功率控制电路的原理图；

图4为本申请实施例三提供的一种功率放大器的功率控制电路的原理图；

图5为本申请实施例四提供的一种功率放大器的功率控制电路的原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为克服现有技术中功率控制电路极点数量多导致环路稳定性差，稳定时间长，进而影响手机功率切换时的开关谱性能的问题，本申请提供了一种功率放大器的功率控制电路，具体方案如下所述：

实施例一

本申请实施例一提供了一种功率放大器的功率控制电路，如图2所示，图2为本申请实施例一提供的一种功率放大器的功率控制电路的原理图。该控制电路包括：

缓冲电路，缓冲电路的输入端接收基带控制信号Vramp，输出端与第二运算放大器A2的第二输入端相连，以及通过第三电阻R3与第四N型MOS管MN4的漏极相连；

第四N型MOS管MN4的漏极同时连接并联的电感L1和第二电容C2，通过第二电容C2接地，通过电感L1与匹配网络的输入端相连；

第四N型MOS管MN4的栅极与第二运算放大器A2的输出端相连，第四N型MOS管MN4的源极与驱动电路的第二输入端相连；

驱动电路的第一输入端接收射频信号，输出端分别与第一放大管M1的输入端和第二放大管M2的输入端相连；

第一放大管M1的接地端与第二放大管M2的接地端相连并接地；

第一放大管M1的输出端通过第二电阻R2和第一电阻R1与第四N型MOS管MN4的漏极相连，第二电阻R2并联一个接地的第一电容C1，第二电阻R2与第一电阻R1的连接端与第二放大器A2的第一输入端连接；

第二放大管M2的输出端通过第三N型MOS管MN3与匹配网络的输入端相连；

匹配网络的输出端输出射频信号。

在本申请中，如图2中虚线框内所示的第一电容C1和第二电阻R2，两者共同构成滤波电路，将第一放大管M1和第二放大管M2镜像采集的电流信号进行滤波处理，以排除信号干扰。具体需要说明的是，在本申请中滤波电路不局限于本实施例所述的，采用其它形式的可以滤除电流信号中干扰信号的其他电路结构或元器件均可。

本申请提出的该功率控制电路为改进的电流控制方法，基带控制信号Vramp通过缓冲电路转化成电流信号，这个电流信号再经过第三电阻R3后转化成电压信号，将该电压信号输入第二运算放大器A2的一个输入端，从而使得Vramp信号在控制环路外，进而降低对控制环路的影响，提升了环路稳定性；通过采用第一放大管M1和第二放大管M2镜像采集驱动电路输出的电流信号，将采样到的电流信号经第一电阻R1转化成电压信号，避免使用现有技术中的PMOS镜像单元，而是将该电压信号直接输入第二运算放大器A2的另一个输入端；输入第二运算放大器A2两个输入端的两个电压信号由第二运算放大器A2进行比较放大后通过一个MOS管输出一个控制信号给驱动电路，从而实现功率放大器的功率控制，从多个方面减少了极点的个数，同时有助于提高环路的电源抑制比，环路极点数目减少易于实现环路稳定性补偿，环路带宽也相应容易做大，减少了环路的稳定时间，进一步增强了环路的稳定性。

也就是说，本申请提出的该功率控制电路，整个环路除第二运算放大器A2的输出端外，不存在其他大的极点，因此对于环路稳定性补偿很容易，在进行电路设计时很容易将环路带宽做大，以减少环路的稳定时间，而且基带控制信号Vramp通过缓冲电路脱离控制环路，从而不影响控制环路的稳定性。第二运算放大器A2的输出端接NMOS管有助于提高环路的电源抑制比。需要说明的是，在环路带宽、电源抑制比余量足够时可以将第四N型MOS管MN4换成P型MOS管来提高环路增益，在本申请不做限制。

由以上技术方案可知，本申请实施例一提供的该功率放大器的功率控制电路，Vramp信号通过缓冲电路后再与第二运算放大器相连，从而使得Vramp信号在控制环路外，进而降低Vramp信号对控制环路的影响，提升了环路稳定性，并且，不再使用现有技术中的PMOS镜像单元，而是将采集到的电流信号经电阻转换为电压信号后，直接输入到第二运算放大器的输入端，从多个方面减少了极点的个数，环路极点数目的减少易于补偿环路稳定性，环路带宽也相应容易做大，减少了环路的稳定时间，进一步增强了环路的稳定性，避免影响手机功率切换时的开关谱性能。并且，第二运算放大器输出接NMOS管，有助于提高环路的电源抑制比。

实施例二

在实施例一的基础上，本申请实施例二提供了一种更具体的功率放大器的功率控制电路，具体如图3所示，图3为本申请实施例二提供的一种功率放大器的功率控制电路的原理图。该功率控制电路包括：

由第一运算放大器A1、第四电阻R4、系统函数电路H(s)以及P型MOS管MP构成的缓冲电路，其中，

第一运算放大器A1的第一输入端作为缓冲电路的输入端，第二输入端通过第四电阻R4接地，输出端与P型MOS管MP的栅极相连；

P型MOS管MP的漏极通过系统函数电路H(s)与第一运算放大器A1的第二输入端相连，P型MOS管MP的源极作为缓冲电路的输出端；

缓冲电路的输入端接收基带控制信号Vramp，输出端与第二运算放大器A2的第二输入端相连，以及通过第三电阻R3与第四N型MOS管MN4的漏极相连；

第四N型MOS管MN4的漏极同时连接并联的电感L1和第二电容C2，通过第二电容C2接地，通过电感L1与匹配网络的输入端相连；

第四N型MOS管MN4的栅极与第二运算放大器A2的输出端相连，第四N型MOS管MN4的源极与驱动电路的第二输入端相连；

驱动电路的第一输入端接收射频信号，输出端分别与第一放大管M1的输入端和第二放大管M2的输入端相连；

第一放大管M1的接地端与第二放大管M2的接地端相连并接地；

第一放大管M1的输出端通过第二电阻R2和第一电阻R1与第四N型MOS管MN4的漏极相连，第二电阻R2并联一个接地的第一电容C1，第二电阻R2与第一电阻R1的连接端与第二放大器A2的第一输入端连接；

第二放大管M2的输出端通过第三N型MOS管MN3与匹配网络的输入端相连；

匹配网络的输出端输出射频信号。

具体的，在本实施例中，如图3所示，第一放大管M1可以为第一N型MOS管MN1，第二放大管M2可以为第二N型MOS管MN2，即图3中虚线框中所示的MN1和MN2，两者共同构成一个镜像单元采集驱动电路输出的电流信号。

第一N型MOS管MN1的栅极作为第一放大管M1的输入端，源极作为第一放大管的接地端，漏极作为第一放大管M1的输出端；

第二N型MOS管MN2的栅极作为第二放大管M1的输入端，源极作为第二放大管M2的接地端，漏极作为第二放大管M2的输出端。

具体的，如图3所示，本实施例中的驱动电路包括：前置驱动器Pre-driver和第一驱动器Driver，其中，

前置驱动器Pre-driver的输入端作为驱动电路的第一输入端；

第一驱动器Driver的第一输入端与前置驱动器Pre-driver的输出端相连，第二输入端作为驱动电路的第二输入端，输出端作为驱动电路的输出端。

在本实施例中，该控制环路中，MN4输出控制信号作用于Driver，Driver输出信号直接给放大级做偏置，从而实现Vramp信号控制输出功率的目的，此外，这种方法可以省掉Driver级与放大级间的AC电容，并能提高功率控制的动态范围。

实施例三

本申请实施例三提供了另一种功率放大器的功率控制电路，具体如图4所示，图4为本申请实施例三提供的一种功率放大器的功率控制电路的原理图。该控制电路包括：

由第一运算放大器A1、第四电阻R4、系统函数电路H(s)以及P型MOS管MP构成的缓冲电路，其中，

第一运算放大器A1的第一输入端作为缓冲电路的输入端，第二输入端通过第四电阻R4接地，输出端与P型MOS管MP的栅极相连；

P型MOS管MP的漏极通过系统函数电路H(s)与第一运算放大器A1的第二输入端相连，P型MOS管MP的源极作为缓冲电路的输出端；

缓冲电路的输入端接收基带控制信号Vramp，输出端与第二运算放大器A2的第二输入端相连，以及通过第三电阻R3与第四N型MOS管MN4的漏极相连；

第四N型MOS管MN4的漏极同时连接并联的电感L1和第二电容C2，通过第二电容C2接地，通过电感L1与匹配网络的输入端相连；

第四N型MOS管MN4的栅极与第二运算放大器A2的输出端相连，第四N型MOS管MN4的源极与驱动电路的第二输入端相连；

驱动电路的第一输入端接收射频信号，输出端分别与第一放大管M1的输入端和第二放大管M2的输入端相连；

第一放大管M1的接地端与第二放大管M2的接地端相连并接地；

第一放大管M1的输出端通过第二电阻R2和第一电阻R1与第四N型MOS管MN4的漏极相连，第二电阻R2并联一个接地的第一电容C1，第二电阻R2与第一电阻R1的连接端与第二放大器A2的第一输入端连接；

第二放大管M2的输出端通过第三N型MOS管MN3与匹配网络的输入端相连；

匹配网络的输出端输出射频信号。

具体的，在本实施例中，如图4所示，第一放大管M1可以为第一N型MOS管MN1，第二放大管M2可以为第二N型MOS管MN2，即图4中虚线框中所示的MN1和MN2，两者共同构成一个镜像单元来采集驱动电路输出的电流信号。

第一N型MOS管MN1的栅极作为第一放大管M1的输入端，源极作为第一放大管的接地端，漏极作为第一放大管M1的输出端；

第二N型MOS管MN2的栅极作为第二放大管M1的输入端，源极作为第二放大管M2的接地端，漏极作为第二放大管M2的输出端。

具体的，如图4所示，本实施例中的驱动电路包括：第二驱动器Driver和偏置电路，其中，

第二驱动器Driver的输入端作为驱动电路的第一输入端，输出端通过第三电容C3与偏置电路的输出端相连后作为驱动电路的输出端；

偏置电路的输入端作为驱动电路的第二输入端。

具体在设计时，还可以考虑同时控制第二驱动器Driver，即如图4第二驱动器Driver第二输入端的虚线所示，也就是说，第四N型MOS管MN4的源极既可以只与偏置电路的输入端相连，还可以同时与偏置电路输入端、第二驱动器Driver第二输入端相连，从而实现对功率的控制。

具体的，本实施例与其他实施例相同或相似的地方可相互参考，在本申请中不再赘述。

实施例四

本申请实施例四提供了又一种功率放大器的功率控制电路，具体如图5所示，图5为本申请实施例四提供的一种功率放大器的功率控制电路的原理图。该控制电路包括：

由第一运算放大器A1、第四电阻R4、系统函数电路H(s)以及P型MOS管MP构成的缓冲电路，其中，

第一运算放大器A1的第一输入端作为缓冲电路的输入端，第二输入端通过第四电阻R4接地，输出端与P型MOS管MP的栅极相连；

P型MOS管MP的漏极通过系统函数电路H(s)与第一运算放大器A1的第二输入端相连，P型MOS管MP的源极作为缓冲电路的输出端；

缓冲电路的输入端接收基带控制信号Vramp，输出端与第二运算放大器A2的第二输入端相连，以及通过第三电阻R3与第四N型MOS管MN4的漏极相连；

第四N型MOS管MN4的漏极同时连接并联的电感L1和第二电容C2，通过第二电容C2接地，通过电感L1与匹配网络的输入端相连；

第四N型MOS管MN4的栅极与第二运算放大器A2的输出端相连，第四N型MOS管MN4的源极与驱动电路的第二输入端相连；

驱动电路的第一输入端接收射频信号，输出端分别与第一放大管M1的输入端和第二放大管M2的输入端相连；

第一放大管M1的接地端与第二放大管M2的接地端相连并接地；

第一放大管M1的输出端通过第二电阻R2和第一电阻R1与第四N型MOS管MN4的漏极相连，第二电阻R2并联一个接地的第一电容C1，第二电阻R2与第一电阻R1的连接端与第二放大器A2的第一输入端连接；

第二放大管M2的输出端通过第三N型MOS管MN3与匹配网络的输入端相连；

匹配网络的输出端输出射频信号。

具体的，在本实施例中，如图5所示，第一放大管M1可以为第一N型三极管Q1，第二放大管M2可以为第二N型三极管Q2，即图5中虚线框中所示的Q1和Q2，两者共同构成一个镜像单元采集驱动电路输出的电流信号。

第一N型三极管Q1的基极作为第一放大管M1的输入端，发射极作为第一放大管M1的接地端，集电极作为第一放大管M1的输出端；

第二N型三极管Q2的基极作为第二放大管M2的输入端，发射极作为第二放大管M2的接地端，集电极作为第二放大管M2的输出端。

具体的，如图5所示，本实施例中驱动电路包括：第二驱动器Driver和偏置电路，其中，

第二驱动器Driver的输入端作为驱动电路的第一输入端，输出端通过第三电容C3与偏置电路的输出端相连后作为驱动电路的输出端；

偏置电路的输入端作为驱动电路的第二输入端。

由以上技术方案可知，本申请上述几个实施例提供的功率控制电路，Vramp信号通过缓冲电路后再与第二运算放大器相连，从而使得Vramp信号在控制环路外，进而降低Vramp信号对控制环路的影响，提升了环路稳定性，并且，不再使用现有技术中的PMOS镜像单元，而是将采集到的电流信号经电阻转换为电压信号后，直接输入到第二运算放大器的输入端，从多个方面减少了环路极点的个数，环路极点数目减少易于实现环路稳定性补偿，环路带宽也相应容易做大，减少了环路的稳定时间，进一步增强了环路的稳定性，避免影响手机功率切换时的开关谱性能。并且，第二运算放大器输出接NMOS管，有助于提高环路的电源抑制比。

此外，该功率控制电路同样适应于其他工艺的功率放大器，如HBT/BJT/BiCMOS等。

还需要说明的是，本申请上述几个实施例只是为了简要说明，不局限于上述几个实施例，可以根据描述的技术特征进行组合、替换。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种功率放大器的功率控制电路，其特征在于，包括：

输入端接收基带控制电压Vramp，输出端与第二运算放大器A2的第二输入端相连，以及通过第三电阻R3与第四N型MOS管MN4的漏极相连的缓冲电路；

所述第四N型MOS管MN4的漏极同时连接并联的电感L1和第二电容C2，通过所述第二电容C2接地，通过所述电感L1与匹配网络的输入端相连；

所述第四N型MOS管MN4的栅极与所述第二运算放大器A2的输出端相连，所述第四N型MOS管MN4的源极与驱动电路的第二输入端相连；

所述驱动电路的第一输入端接收射频信号，输出端分别与第一放大管M1的输入端和第二放大管M2的输入端相连；

所述第一放大管M1的接地端与所述第二放大管M2的接地端相连并接地；

所述第一放大管M1的输出端通过第二电阻R2和第一电阻R1与所述第四N型MOS管MN4的漏极相连，所述第二电阻R2并联一个接地的第一电容C1，所述第二电阻R2与所述第一电阻R1的连接端与所述第二放大器A2的第一输入端连接；

所述第二放大管M2的输出端通过第三N型MOS管MN3与所述匹配网络的输入端相连；

所述匹配网络的输出端输出射频信号。

2.根据权利要求1所述的功率控制电路，其特征在于，所述缓冲电路包括：第一运算放大器A1、第四电阻R4、系统函数电路H(s)以及P型MOS管MP，其中，

所述第一运算放大器A1的第一输入端作为所述缓冲电路的输入端，第二输入端通过所述第四电阻R4接地，输出端与所述P型MOS管MP的栅极相连；

所述P型MOS管MP的漏极通过所述系统函数电路H(s)与所述第一运算放大器A1的第二输入端相连，所述P型MOS管MP的源极作为所述缓冲电路的输出端。

3.根据权利要求1所述的功率控制电路，其特征在于，所述第一放大管M1为第一N型MOS管MN1，所述第二放大管M2为第二N型MOS管MN2，

所述第一N型MOS管MN1的栅极作为所述第一放大管M1的输入端，源极作为所述第一放大管的接地端，漏极作为所述第一放大管M1的输出端；

所述第二N型MOS管MN2的栅极作为所述第二放大管M1的输入端，源极作为所述第二放大管M2的接地端，漏极作为所述第二放大管M2的输出端。

4.根据权利要求1所述的功率控制电路，其特征在于，所述第一放大管M1为第一N型三极管Q1，所述第二放大管M2为第二N型三极管Q2时，

所述第一N型三极管Q1的基极作为所述第一放大管M1的输入端，发射极作为所述第一放大管M1的接地端，集电极作为所述第一放大管M1的输出端；

所述第二N型三极管Q2的基极作为所述第二放大管M2的输入端，发射极作为所述第二放大管M2的接地端，集电极作为所述第二放大管M2的输出端。

5.根据权利要求1所述的功率控制电路，其特征在于，所述驱动电路包括：前置驱动器和第一驱动器，其中，

所述前置驱动器的输入端作为所述驱动电路的第一输入端；

所述第一驱动器的第一输入端与所述前置驱动器的输出端相连，第二输入端作为所述驱动电路的第二输入端，输出端作为所述驱动电路的输出端。

6.根据权利要求1所述的功率控制电路，其特征在于，所述驱动电路包括：第二驱动器和偏置电路，其中，

所述第二驱动器的输入端作为所述驱动电路的第一输入端，输出端通过第三电容与所述偏置电路的输出端相连后作为所述驱动电路的输出端；

所述偏置电路的输入端作为所述驱动电路的第二输入端。