CN205081681U - 无变压器驱动电路 - Google Patents

无变压器驱动电路 Download PDF

Info

Publication number
CN205081681U
CN205081681U CN201520519508.2U CN201520519508U CN205081681U CN 205081681 U CN205081681 U CN 205081681U CN 201520519508 U CN201520519508 U CN 201520519508U CN 205081681 U CN205081681 U CN 205081681U
Authority
CN
China
Prior art keywords
switch
voltage
terminal
conductive terminal
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520519508.2U
Other languages
English (en)
Inventor
J·C·J·杰森斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN205081681U publication Critical patent/CN205081681U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本实用新型所公开的实施例涉及无变压器驱动电路。本实用新型的一个目的是拥有被配置为即使在存在静电释放或电磁事件的情况下也提供高压驱动能力的无电感器驱动电路。根据一种实施例，提供了一种包含开关控制网络的无变压器驱动电路，该开关控制网络具有与第一开关连接的输出端子以及与第二开关连接的另一个输出端子。驱动器与第二开关连接。

Description

无变压器驱动电路
技术领域
本实用新型一般地涉及电子学，并且更特别地涉及驱动电路。
背景技术
过去，半导体产业在高压驱动器应用中使用变压器、电感器或H桥。例如，驱动器解决方案通常包括用于提高电压幅值的变压器，或者它们采用电感器利用谐振、阻抗变换、功率匹配等来造成信号的电感式升压。变压器和电感器是昂贵的构件。另外，电源电压能够变化很大或者受到瞬变的影响，例如，电池电压可能在热发动机启动期间骤降。H桥被用于它们的每伏供电的幅值。但是，这些器件极易受系统的ESD和EMC事件影响。这会在换能器被暴露或者没有受到保护时发生。
因此，具有用于提供针对静电释放(ESD)和电磁兼容性(EMC)事件强化的高压驱动能力的半导体构件和方法将是有利的。使该半导体构件和方法按成本及时间高效益的方式来实施将是更有利的。
实用新型内容
本实用新型的一个目的是拥有被配置为即使在存在静电释放或电磁事件的情况下也提供高压驱动能力的无电感器驱动电路。
根据本实用新型的一种实施例，本实用新型提供了一种无变压器驱动电路，包含：具有第一输出端子和第二输出端子的开关控制网络；具有控制端子、第一传导端子和第二传导端子的第一开关，第一开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号；具有控制端子、第一传导端子和第二传导端子的第二开关，第二开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号；以及具有第一输入、第二输入和输出的驱动器，驱动器的第一输入与第二开关的第一电流传导端子耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第三开关，第三开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第三开关的第一传导端子与驱动器的第二输入端子耦接，并且第三开关的第二传导端子与第一开关的第二传导端子耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第四开关，第四开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第四开关的第一传导端子被耦接用于接收输入电压，并且第四开关的第二传导端子与第二开关的第二传导端子耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第五开关，第五开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第五开关的第一传导端子被耦接用于接收输入电压，并且第五开关的第二传导端子与第一开关的第一传导端子耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第六开关，第六开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第六开关的第一传导端子与驱动器的第一输入耦接，并且第六开关的第二传导端子与第一开关的第二传导端子耦接。
优选地，无变压器驱动电路还包含：具有第一端子和第二端子的第一储能元件，第一储能元件的第二端子与第一开关的第一传导端子耦接并且第一储能元件的第二端子与第二开关的第二传导端子耦接；以及具有第一端子和第二端子的第二储能元件，第二储能元件的第一端子与驱动器的第一输入耦接并且第二储能元件的第二端子与驱动器的第二输入耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第三开关，第三开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第三开关的第一传导端子被耦接用于接收输入电压，并且第三开关的第二传导端子与驱动器的第一输入耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第四开关，第四开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第四开关的第一传导端子与第三开关的第一传导端子耦接，并且第四开关的第二传导端子与第二开关的第二传导端子耦接。
优选地，无变压器驱动电路还包含具有控制端子、第一传导端子和第二传导端子的第五开关，第五开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第五开关的第一传导端子与第一开关的第一传导端子耦接，并且第五开关的第二传导端子与驱动器的第二输入耦接。
优选地，无变压器驱动电路还包含：具有控制端子、第一传导端子和第二传导端子的第六开关，第六开关的控制端子被耦接用于接收来自开关控制网络的第三时钟信号，第六开关的第一传导端子与驱动器的第一输入耦接，并且第六开关的第二传导端子被耦接用于接收第一参考电压；以及具有控制端子、第一传导端子和第二传导端子的第七开关，第七开关的控制端子被耦接用于接收来自开关控制网络的第四时钟信号，第七开关的第一传导端子被耦接用于接收第一参考电压，并且第七开关的第二传导端子与驱动器的第二输入耦接。
优选地，无变压器驱动电路包含：具有控制端子、第一传导端子和第二传导端子的第三开关，第三开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第三开关的第一传导端子与驱动器的第二输入端子耦接，并且第三开关的第二传导端子与第一开关的第二传导端子耦接；具有控制端子、第一传导端子和第二传导端子的第四开关，第四开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第四开关的第一传导端子被耦接用于接收输入电压，并且第四开关的第二传导端子与第二开关的第二传导端子耦接；具有控制端子、第一传导端子和第二传导端子的第五开关，第五开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第五开关的第一传导端子被耦接用于接收输入电压，并且第五开关的第二传导端子与第一开关的第一传导端子耦接；具有控制端子、第一传导端子和第二传导端子的第六开关，第六开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第六开关的第一传导端子与驱动器耦接，并且第六开关的第二传导端子与第一开关的第二传导端子耦接；并且其中该驱动器是钟控驱动器，包含：具有控制端子、第一传导端子和第二传导端子的第一驱动器开关，第一驱动器开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号并且用作第一时钟输入端子；具有控制端子、第一传导端子和第二传导端子的第二驱动器开关，第一驱动器开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号并且用作第二时钟输入端子，并且第二驱动器开关的第一传导端子与第一驱动器开关的第二传导端子耦接；具有第一端子和第二端子的第一限流器，第一限流器的第一端子与第二开关的第一传导端子耦接并且第一限流器的第二端子与第一驱动器开关的第一传导端子耦接；以及具有第一端子和第二端子的第二限流器，第二限流器的第一端子与第三开关的第一传导端子耦接并且第二限流器的第二端子与第二驱动器开关的第二传导端子耦接。
优选地，无变压器驱动电路包含：具有控制端子、第一传导端子和第二传导端子的第三开关，第三开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第三开关的第一传导端子与驱动器的第二输入端子耦接，并且第三开关的第二传导端子被耦接用于接收第一参考电压；具有控制端子、第一传导端子和第二传导端子的第四开关，第四开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第四开关的第一传导端子被耦接用于接收输入电压，并且第四开关的第二传导端子与第二开关的第二传导端子耦接；具有控制端子、第一传导端子和第二传导端子的第五开关，第五开关的控制端子被耦接用于接收来自开关控制网络的第二时钟信号，第五开关的第一传导端子被耦接用于接收输入电压，并且第五开关的第二传导端子与第一开关的第一传导端子耦接；具有控制端子、第一传导端子和第二传导端子的第六开关，第六开关的控制端子被耦接用于接收来自开关控制网络的第一时钟信号，第六开关的第一传导端子与驱动器的第一输入耦接，并且第六开关的第二传导端子被耦接用于接收第二参考电压。
附图说明
本实用新型根据下面结合附图进行的详细描述将更好理解，在附图中相同的参考符号指示相同的原件，并且在附图中：
图1是根据本实用新型的一种实施例的驱动电路的示意图；
图2是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图3是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图4是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图5是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图6是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图7是根据本实用新型的另一种实施例的驱动电路的示意图；
图8是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图9是示出根据本实用新型的另一种实施例图1的驱动电路的输出电压的时序图；
图10是根据本实用新型的另一种实施例的驱动电路的示意图；以及
图11是根据本实用新型的另一种实施例的驱动电路的示意图。
为了图示的简单和清晰起见，附图中的元件并不一定是按比例的，并且在不同附图中的相同附图标记指示相同的元件。另外，出于描述的简单起见还省略了关于众所周知的步骤和元件的描述和细节。如同本文所使用的，载流电极意指器件的用于将电流传送穿过该器件的元件，例如，MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极或者二极管的阴极或阳极，而控制电极意指器件的用于控制通过器件的电流的元件，例如，MOS晶体管的栅极或双极型晶体管的基极。尽管器件在此被解释为特定的n沟道或p沟道器件或者特定的n型或p型掺杂区，但是本领域技术人员应当意识到，互补型器件根据本实用新型的实施例同样是可能的。本领域技术人员应当意识到，本文所使用的词语“在…期间”、“在…的同时”及“在…的时候”并不是意指动作在在起始动作发生时立即发生的精确术语，而是意指可以在起始动作与由起始动作引起的反应之间存在某个小的但却合理的延迟，例如，传播延迟。词语“近似”、“大约”或“基本上”的使用意指元件的值具有预料将会很接近规定的值或位置的参数。但是，如同本技术领域所熟知的，总是会存在防止值或位置正好为规定的值或位置的较小偏差。本技术领域所公认的是，高达大约10％(以及对于半导体掺杂浓度为高达20％)的偏差被认为是相对于正好为所描述的理想目标的合理偏差。
应当注意，逻辑0电压电平(VL)也称为逻辑低、逻辑低电压或逻辑低电压电平，并且逻辑0电压的电压电平是关于电源电压和逻辑系列类型的函数。例如，在互补型金属氧化物半导体(CMOS)逻辑系列中，逻辑0电压可以为电源电压电平的30％。在5伏的晶体管-晶体管逻辑(TTL)系统中，逻辑0电压电平可以为大约0.8伏，然而对于5伏的CMOS系统，逻辑0电压电平可以为大约1.5伏。逻辑1电压电平(VH)也称为逻辑高、逻辑高电压电平、逻辑高电压或逻辑1电压，并且像逻辑0电压电平那样，逻辑高电压电平同样可以是关于电源和逻辑系列类型的函数。例如，在CMOS系统中，逻辑1电压可以为大约电源电压电平的70％。在5伏的TTL系统中，逻辑1电压可以为大约2.4伏，然而对于5伏的CMOS系统，逻辑1电压可以为大约3.5伏。
具体实施方式
一般地，本实用新型提供了包含开关控制网络40的无变压器驱动电路，该开关控制网络40被配置为具有用于发送时钟信号或驱动信号Ф1的输出端子以及用于发送时钟信号或驱动信号Ф2的输出端子。该驱动电路还包含开关24和32以及驱动器50。开关24具有被耦接用于接收驱动信号Ф1的控制端子24A，而开关32具有被耦接用于接收驱动信号Ф2的控制端子。驱动器50具有与开关32的传导端子32B连接的输入50A。
根据一个方面，无变压器驱动电路还包含开关34，该开关34具有被耦接用于接收来自开关控制网络40的驱动信号Ф2的控制端子34A以及与驱动器50的输入端子50B连接的传导端子34B，其中开关34的传导端子34C与开关24的传导端子24C连接。
根据另一个方面，无变压器驱动电路还包含开关20，该开关20具有被耦接用于接收来自开关控制网络40的驱动信号Ф1的控制端子20A、被耦接用于接收输入信号VIN的传导端子20B，以及与开关32的传导端子32C连接的传导端子20C。
根据另一个方面，无变压器驱动电路还包含开关30，该开关30具有被耦接用于接收来自开关控制网络40的驱动信号Ф2的控制端子30A以及与开关24的传导端子24B连接的传导端子30C。
根据另一个方面，无变压器驱动电路还包含开关22，该开关22具有被耦接用于接收来自开关控制网络40的驱动信号Ф1的控制端子22A、与开关32的传导端子32B及驱动器50的输入50A共同连接的传导端子22B，以及与开关34的传导端子34C连接的传导端子22C。
根据另一个方面，无变压器驱动电路还包含储能元件38和60，其中储能元件38具有与开关24的传导端子24B连接的端子以及与开关32的传导端子32C连接的端子，而储能元件60具有与驱动器50的输入50A连接的端子以及与驱动器50的输入50B连接的端子。
根据另一个方面，无变压器驱动电路100还包含开关134，该开关134具有控制端子134A以及传导端子134B和134C。控制端子134A被耦接用于接收来自开关控制网络40的驱动信号Ф2，传导端子134B与开关126的传导端子连接并且用于接收输入电压VIN，而传导端子134C与驱动器50的输入50A连接。
根据另一个方面，无变压器驱动电路100还包含开关126，该开关126具有被耦接用于接收驱动信号Ф1的控制端子126A、与开关134的传导端子134B连接的传导端子126B以及与开关130的传导端子130B耦接的传导端子126C。
根据另一个方面，无变压器驱动电路100还包含开关132，该开关23具有被耦接用于接收开关控制电路40的驱动信号Ф2的控制端子130A、与开关120的传导端子120B连接的传导端子132B，以及与驱动器50的第二输入50B连接的传导端子132C。
根据另一个方面，无变压器驱动电路100还包含开关124和开关122。开关124具有被耦接用于接收开关控制网络40的驱动信号Ф1PD的控制端子、与驱动器50的输入50A连接的传导端子124B以及被耦接用于接收参考电压的第二传导端子124C。开关122具有被耦接用于接收来自开关控制网络40的控制信号Ф1PU的控制端子122A、被耦接用于接收工作电位VREF的源的传导端子122B，以及与驱动器50的第二输入50B连接的传导端子。
根据另一种实施例，本实用新型提供了无变压器驱动电路150，该无变压器驱动电路150包含被配置为具有用于发送时钟信号或驱动信号Ф1的输出端子以及用于发送时钟信号或驱动信号Ф2的输出端子的开关控制网络40。该驱动电路还包含开关24和32以及驱动器151。开关24具有被耦接用于接收驱动信号Ф1的控制端子24A，而开关32具有被耦接用于接收驱动信号Ф2的控制端子。驱动器151具有被耦接用于接收驱动器信号Ф1的输入以及被耦接用于接收驱动信号Ф2的输入。驱动器电路150还包含开关34、20和22，驱动器开关12和154，以及电流源156和158。
开关34具有被耦接用于接收来自开关控制网络40的驱动信号Ф2的控制端子34A、与电流源158连接的传导端子34B，以及与开关24的传导端子24C耦接且用于接收参考电压VREF的传导端子34C。开关20具有被耦接用于接收来自开关控制网络40的驱动信号Ф1的控制端子20A、被耦接用于接收输入电压VIN的传导端子20B，以及与开关32的传导端子32C耦接的传导端子20C。开关30具有被耦接用于接收来自开关控制网络40的驱动信号Ф2的控制端子30A、被耦接用于接收输入电压VIN的传导端子30B，以及与开关24的传导端子24B耦接的传导端子30C。开关22具有被耦接用于接收来自开关控制网络40的驱动信号Ф1的控制端子22A、与电流源156耦接的传导端子22B，以及与开关34的传导端子34C耦接的传导端子22C。
驱动器151包含驱动器开关152和154以及限流器156和158。驱动器开关152具有被耦接用于接收用作时钟输入信号的驱动信号Ф2的控制端子。驱动器开关154具有被耦接用于接收用作另一个时钟输入信号的驱动信号Ф1的控制端子154A，以及与驱动器开关152的传导端子152C连接的传导端子154B。限流器156具有与开关32的传导端子32B连接的端子以及与开关152的传导端子152B连接的端子。限流器158具有与开关34的传导端子34B连接的端子以及与开关154的传导端子154C连接的端子。
根据另一种实施例，无变压器无电感器驱动电路200包含开关控制网络40，该开关控制网络40被配置为具有用于发送时钟信号或驱动信号Ф1的输出端子以及用于发送时钟信号或驱动信号Ф2的输出端子。驱动电路200还包含开关24和32以及驱动器50。开关24具有被耦接用于接收驱动信号Ф1的控制端子24A，而开关32具有被耦接用于接收驱动信号Ф2的控制端子。驱动器50具有与开关32的传导端子32B连接的输入50A。另外，驱动电路200包含开关34、20、30和22。开关34具有被耦接用于接收驱动信号Ф2的控制端子34A、与驱动器50的输入端子50B连接的传导端子，以及被耦接用于接收参考电压VREF2的传导端子。开关20具有被耦接用于接收驱动信号Ф1的控制端子20A、被耦接用于接收输入电压VIN的传导端子20B，以及与驱动器50的输入端子50B连接的开关32的传导端子32C连接的传导端子20C，以及被耦接用于接收第一参考电压的传导端子。开关30具有被耦接用于接收驱动信号Ф2的控制端子30A、被耦接用于接收另一个输入电压VIN1的传导端子30B，以及与开关24的传导端子24B连接的传导端子30C。开关22具有被耦接用于接收驱动信号Ф1的控制端子22A、与驱动器50的输入50A连接的传导端子22B，以及被耦接用于接收参考电压VREF1的传导端子22C。
根据另一种实施例，本实用新型提供了一种用于生成驱动信号的方法，该方法包括配置多个开关20、22、24、30、32和34以在节点44处设置输入电压VIN，在节点46处设置电压VREF，并且在节点54处设置电压VREF。然后，该多个开关20、22、24、30、32和34被配置以在节点46处设置输入电压VIN，在节点44和节点54处设置电压2*VIN，并且在节点56处设置电压。然后，该多个开关20、22、24、30、32和34被配置以在节点44处设置输入电压VIN，在节点46处设置电压VREF，在节点54处设置电压VIN，并且在节点56处设置电压-2*VIN。
根据一个方面，配置该多个开关20、22、24、30、32和34以在节点44处设置输入电压VIN且在节点46处设置参考电压VREF包括将在电容器38两侧的第一差压设置为等于在输入电压VIN与参考电压VREF之间的差值。
根据另一种实施例，一种用于生成驱动信号的方法包括：对第一储能元件充电以存储为第一电压电平的电压，并且对第二储能元件充电以存储为第二电压电平的电压。增加存储于第二储能元件内的电荷使得第二储能元件存储为第三电压电平的电压。在第二储能元件的端子处的电压响应于交替地将电压设定为储能元件的端子与其连接的节点54和56的电压电平而被交替地设定为电压电平VREF。
图1是根据本实用新型的一种实施例的适用于驱动电路12的无变压器驱动电路10的电路原理图。电路12可以是例如换能器、传感器、压电器件、致动器，或者可以包含在低频率下具有电容或电阻行为的电路或电路元件的负载。应当注意，无变压器驱动电路10适用于驱动半导体器件的控制端子以在这些器件中启动开关动作，并且该驱动电路可以称为驱动器电路。此类半导体器件的实例包括NDMOS器件、GaNHEMT器件、耗尽型器件等的栅极。图1所示出的是包含由时钟信号Ф1驱动的开关20、22和24的开关网络以及包含由时钟信号Ф2驱动的开关30、32和34的开关网络。时钟信号Ф1和Ф2由开关控制网络40生成。每个开关20、22、24、30、32和34都具有控制端子和一对电流传导端子。开关20、22和24的控制端子20A、22A和24A分别被耦接用于接收时钟信号Ф1，而开关30、32和34的控制端子30A、32A和34A分别被耦接用于接收时钟信号Ф2。开关20和30的电流传导端子20B和30B分别与输入引脚42连接，开关20和32的电流传导端子20C和32C分别与输入引脚44连接；开关30和24的电流传导端子30C和24B分别与输入引脚46连接，而开关22、24和34的电流传导端子22C、24C和34C分别与输入引脚48连接。输入引脚42被耦接用于接收输入电压VIN，输入引脚48被耦接用于接收参考电压VREF，输入引脚44与电容器38的一个端子耦接，而输入引脚46与电容器38的另一个端子连接。输入引脚42、44、46和48可以称为输入端子、输入引线或输入。
开关22和32的电流传导端子22B和32B分别与输出引脚54连接，而开关34的电流传导端子34B与输出引脚56连接。电路10还包含具有输入50A和50B及输出50C的驱动器50，其中输入50A与电流传导端子22B和32B连接，并且输出引脚54和输入50B与电流传导端子34B及输出引脚56连接。输出端子50C与输出引脚58连接并且给电路12提供驱动信号VDRV。输出电压VOUTP出现于输出引脚54处，而输出电压VOUTN出现于输出引脚56处。电容器60具有与输出引脚54连接的端子以及与输出引脚56连接的端子。根据一种实施例，电压VOUT出现于电容器60上，其中电压VOUT基本上等于电压VOUTP与电压VOUTN之差，即，VOUT＝VOUTP-VOUTN。输出引脚54、56和58也可以称为输出端子、输出引线或输出。
应当注意，图1所示的开关控制网络40分别与开关20、22、24、30、32和34的控制端子20A、22A、24A、30A、32A和34A的连接指40的信号Ф1和Ф2在逻辑上控制着。从开关控制网络40分别到开关20、22、24、30、32和34的控制端子20A、22A、24A、30A、32A和34A的连接并非意指暗示着：所有网络都与同一节点连接或者处于同一电位。控制网络40可以将逻辑信号分别传达给开关20、22、24、30、32和34的控制段子20A、22A、24A、30A、32A和34A，其中电平移位器可以被包含进来用于将驱动信号转换至期望电平，以激活和停用开关20、22、24、30、32和34，即，包含场效应晶体管的开关的栅极电压的极性取决于晶体管类型(n沟道或p沟道)。还应当注意，无变压器无电感器驱动电路10被示为单片集成于具有输入引脚42、44、46和48以及输出引脚54、56和58的封装64内。
在操作中，开关20、22和24响应于时钟信号Ф1而断开及闭合，并且开关30、32和34响应于时钟信号Ф2而断开及闭合。应当注意，为了清晰起见，参考电压VREF被假定为等于地电位。但是，并不限定于此，而是参考电压VREF能够处于除地电位外的其他电压电平。另外，各种电压的单位为伏；但是，并不限定于此，而是单位可以为毫伏、千伏等。根据其中参考电压VREF不等于地电位的实施例，电压方程被相应地调整。响应于时钟信号Ф1为高电平，时钟信号Ф2为低电平，并且偏压VREF处于地电位，电容器38被预充电至输入电压VIN，输出引脚54与地电位(即，电压VREF)连接，并且在输出引脚56上的电压被驱动至基本上等于-2*VIN的电压(假定在电容器60上的电压VOUT基本上等于2*VIN)，并且驱动器50在输出引脚58处的驱动信号VDRV的输出范围为从基本上等于-2*VIN的电压到基本上为地电压，即，电压VDRV大于-2*VIN且小于0伏或地电位或电压。配置开关20、22和24使其响应于时钟信号Ф1为高电平(即，逻辑高态)而闭合，并且配置开关30、32和34使其响应于时钟信号Ф2为低电平(即，逻辑低态)而断开，会将无变压器无电感器驱动电路10置于下/iso配置。
响应于时钟信号Ф2为高电平，时钟信号Ф1为低电平，并且偏压VREF处于地电位，电容器60被递增地充电至基本上等于2*VIN的电压VOUT，即，输出引脚54的电压基本上等于2*VIN，输出引脚56与等于地电位(即，参考电压VREF)的电压连接，并且驱动器50在输出引脚58处的驱动信号VDRV的输出范围为从基本上等于地电位的电压到基本上等于2*VIN的电压，即，电压VDRV大于或等于0伏且小于或等于+2*VIN。配置开关20、22和24使其响应于时钟信号Ф1为低电平(即，逻辑低态)而断开，并且配置开关30、32和34使其响应于时钟信号Ф2为高电平(即，逻辑高态)而闭合，会将无变压器无电感器驱动电路10置于上/双电荷配置。简要参照图2，曲线70图示出了在输出引脚54处的电压，即，输出电压VOUTP，并且简要参照图3，曲线72图示出了在输出引脚56处的电压，即，输出电压VOUTN。
应当意识到，驱动器50可以通过调整电压VOUTP、VOUTN和VDRV的值来生成范围为从基本上为-2*VIN到基本上为+2*VIN的驱动信号VDRV。例如，响应于电压VDRV近似等于电压VOUTP或逻辑低电压，或者电压VDRV近似等于输出电压VOUTN，并根据开关22和34被断开或被闭合。
因而，无变压器无电感器驱动电路10可以称为多模式电压驱动器或4*VSUP驱动器，其中无变压器无电感器驱动电路10可以被配置为倍增器(doubler)、可配置的接地输出电路或者可配置的多电压电平输出驱动器。例如，在倍增器配置中，开关20、24、30、32和34可以被配置，使得驱动电路10能够渐近地在电容器60上产生近似等于2*VIN的电压，其中输出电压VOUT基本上等于电压VOUTP减去电压VOUTN(VOUTP-VOUTN)，该(VOUTP-VOUTN)近似等于2*VIN的电压。在上文的解释中，出于清晰起见，偏压VREF处于地电位。当VREF不是地电位时，则在电容器60上的电压VOUT渐近地接近等于2*(VIN-VREF)的电压。
在可配置的接地输出电路配置中，输出引脚54和56被交替地耦接用于接收地电位，即，输出电压VOUTP和VOUTN交替地与地电位连接。响应于输出引脚54与地电位连接，输出电压VOUTP基本上等于地电位，输出电压VOUTN基本上等于电压VOUTP减去电压VOUT，即，VOUTP–VOUT，从而在输出引脚56上产生基本上等于-2倍的VIN(即，-2*VIN)的电压VOUTN。响应于输出引脚56与地电位连接，即，参考电压VREF等于地电位，输出电压VOUTN基本上等于地电位，输出电压VOUTP基本上等于电压VOUTN加上电压VOUT，即，VOUTP＝VOUTN+VOUT，从而在输出引脚54上产生基本上等于+2倍的VIN(+2*VIN)的电压VOUTP。为了清晰起见，在上文的解释中假定偏压VREF处于地电位。响应于参考电压VREF不是地电位，在电容器60上的输出电压VOUT能够渐近地接近等于2*(VIN-VREF)的电压，电压VOUTP能够高达等于2*VIN-VREF的电压，并且电压VOUTN能够低至等于-2*(VIN-VREF)+VREF的电压。
在可配置的多电压电平输出的驱动器配置中，输出引脚58供应在输出引脚54和56所供应的电压之间(或者与其基本上相等)的电压。
根据本实用新型的一种实施例，图2是示出响应于时钟信号Ф1和Ф2在逻辑高及逻辑低的电压电平之间切换的在输出引脚54上的电压的时序图70，而图3是示出响应于在逻辑高及逻辑低的电压电平之间切换的时钟信号Ф1和Ф2的在输出引脚56上的电压的时序图72。为了清晰起见，对图2和3共同进行描述。在时刻t0和t1之间，时钟信号Ф1处于逻辑低电压电平，并且时钟信号Ф2处于逻辑高电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑低电压电平为断开，并且开关30、32和34响应于时钟信号Ф2处于逻辑高电压电平而闭合。闭合开关30使在输入引脚42处的电压VIN连接至电容器38的与输入引脚46连接的端子；闭合开关32使在输出引脚54处的电压VOUTP连接至电容器38的与输入引脚44连接的端子；闭合开关34使在引脚48处的参考电压VREF连接至输出引脚56，由此将输出电压VOUTN以及在驱动器50的输入50B处的电压设定为基本上等于参考电压VREF；断开开关20使输入引脚42与电容器38的与输入引脚44连接的端子断开；断开开关22使在输入引脚48处的参考电压VREF与输出引脚54以及驱动器50的输入50A断开；并且断开开关24使在输入引脚48处的电压VREF与输入引脚46以及开关30的端子30C断开。应当注意，电容器60的一个端子与输出引脚56连接，而电容器60的另一个端子与输出引脚54连接，并且电容器60上的电压是从输出引脚54到输出引脚56的电压。在这种配置中，在输出引脚54处的电压VOUTP是在输入引脚46处的电压(即，电压VIN)加上在电容器38上的电压，在电容器38上的电压能够为从0伏至等于电压VIN与VREF之差(即，VIN-VREF)的电压。因而，在输出引脚54处的电压能够为从电压VIN至等于2倍的电压VIN减去参考电压VREF(即，+2*VIN-VREF)的电压。因此，在电容器60上的电压能够为从0至等于+2*(VIN-VREF)的电压。根据其中电压VREF为地电位的实施例，在电容器60上的电压能够为从地电位至+2*VIN。根据其中电压VREF为地电位的实施例，图2示出了：在时刻t0和t1之间，在输出引脚54处的电压VOUTP能够基本上等于+2*VIN；而图3示出了：在时刻t0和t1之间，在输出引脚56处的电压VOUTN能够基本上等于地电位。
在时刻t1和t2之间，时钟信号Ф1处于逻辑高电压电平，并且时钟信号Ф2处于逻辑低电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑高电压电平而闭合，并且开关30、32和34响应于时钟信号Ф2处于逻辑低电压电平而断开。闭合开关20使在输入引脚42处的电压VIN连接至电容器38的与输入引脚44连接的端子；闭合开关22使在引脚48处的参考电压VREF连接至输出引脚54，由此将输出电压VOUTP设定为基本上等于参考电压VREF；并且闭合开关24使在输入引脚48处的电压VREF连接至电容器38的与输入引脚46连接的端子以及开关30的端子30C；断开开关30使在输入引脚42处的电压VIN与电容器38的与输入引脚46连接的端子断开；断开开关32使在输出引脚54处的电压VOUTP与电容器38的与输入引脚44连接的端子断开；并且断开开关34使在输入引脚48处的参考电压VREF与在输出引脚56处的电压VOUTN以及驱动器50的输入50B断开。应当注意，电容器60的一个端子与输出引脚56连接，而电容器60的另一个端子与输出引脚54连接，并且在电容器60上的电压是从输出引脚54到输出引脚56的电压。根据这种配置，在输出引脚56处的电压VOUTN是在输入引脚48处的电压(即，参考电压VREF)减去电容器60上的电压，在电容器60上的电压能够为从0伏至等于2*(VIN-VREF)的电压。因而，在输出引脚56处的电压能够为从电压VREF至等于-2*(VIN-VREF)+VREF的电压。因此，在电容器60上的电压能够为从基本上等于0伏的电压至等于-2*(VIN-VREF)的电压。根据其中电压VREF为地电位的实施例，在引脚56上的电压能够为从地电位至-2*VIN。根据其中参考电压VREF为地电位的实施例，图2示出了：在时刻t1和t2之间，在输出引脚54处的电压VOUTP能够为从地电压或地电位至+2*VIN；而图3示出了：在输出引脚56处的电压VOUTN能够为从地电压或地电位至-2*VIN。当参考VREF在时刻t1和t2之间不处于地电位时，在输出引脚54处的电压VOUTP能够为从参考电压VREF至基本上等于+2*VIN-VREF的电压，并且在输出引脚56处的电压VOUTN能够为从参考电压VREF至基本上等于-2*(VIN-VREF)+VREF的电压。
在时刻t2和t3之间，时钟信号Ф1处于逻辑低电压电平，而时钟信号Ф2处于逻辑高电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑低电压电平而断开，并且开关30、32和34响应于时钟信号Ф2处于逻辑高电压电平而闭合。闭合开关30使在输入引脚42处的电压VIN连接至电容器38的与输入引脚46连接的端子；闭合开关32使在输出引脚54处的电压VOUTP连接至电容器38的与输入引脚44连接的端子；闭合开关34使在引脚48处的参考电压VREF连接至输出引脚56，由此将输出电压VOUTN以及在驱动器50的输入50B处的电压设定为基本上等于参考电压VREF；断开开关20使输入引脚42与电容器38的与输入引脚44连接的端子断开；断开开关22使在输入引脚48处的参考电压VREF与输出引脚54以及驱动器50的输入50A断开；并且断开开关24使在输入引脚48处的电压VREF与输入引脚46以及开关30的端子30C断开。应当注意，电容器60的一个端子与输出引脚56连接，而电容器60的另一个端子与输出引脚54连接，并且在电容器60上的电压是从输出引脚54到输出引脚56的电压。
在这种配置中，在输出引脚54处的电压VOUTP等于在输入引脚46处的电压(即，电压VIN)加上在电容器38上的电压，在电容器38上的电压能够为从0伏至等于电压VIN与参考电压VREF之差(即，VIN-VREF)的电压。因而，在输出引脚54处的电压能够为从电压VIN至等于2倍的电压VIN减去参考VREF的电压，即，等于+2*VIN-VREF的电压。因此，在电容器60上的电压能够为从0至等于+2*(VIN-VREF)的电压。根据其中参考电压VREF为地电位的实施例，在电容器60上的电压能够为从地电位至+2*VIN。根据其中参考电压VREF为地电位的实施例，图2示出了：在时刻t0和t1之间，在输出引脚54处的电压VOUTP能够基本上等于+2*VIN；而图3示出了,在时刻t0和t1之间，在输出引脚56处的电压VOUTN能够基本上等于地电位。
在时刻t3和t4之间，时钟信号Ф1处于逻辑高电压电平，而时钟信号Ф2处于逻辑低电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑高电压电平而闭合，并且开关30、32和34响应于时钟信号Ф2处于逻辑低电压电平而断开。闭合开关20使在输入引脚42处的电压VIN连接至电容器38的与输入引脚44连接的端子；闭合开关22使在引脚48处的参考电压VREF连接至输出引脚54，由此将输出电压VOUTP设定为基本上等于参考电压VREF；并且闭合开关24使在输入引脚48处的参考电压VREF连接至电容器38的与输入引脚46连接的端子以及开关30的端子30C；断开开关30使在输入引脚42处的电压VIN与电容器38的与输入引脚46连接的端子断开；断开开关32使在输出引脚54处的电压VOUTP与电容器38的与输入引脚44连接的端子断开；并且断开开关34使在输入引脚48处的参考电压VREF与在输出引脚56处的电压VOUTN以及驱动器50的输入50B断开。应当注意，电容器60的一个端子与输出引脚56连接，而电容器60的另一个端子与输出引脚54连接，并且在电容器60上的电压是从输出引脚54到输出引脚56的电压。
在这种配置中，在输出引脚56处的电压VOUTN等于在输入引脚48处的电压(即，参考电压VREF)减去在电容器60上的电压，在电容器60上的电压能够为从0伏至等于2*(VIN-VREF)的电压。因而，在输出引脚56处的电压能够为从电压VREF至等于-2*(VIN-VREF)+VREF的电压。因此，在电容器60上的电压能够为从基本上0伏至等于-2*(VIN-VREF)的电压。根据其中电压VREF为地电位的实施例，在引脚56上的电压能够为从地电位至-2*VIN。根据其中参考电压VREF为地电位的实施例，图2示出了：在时刻t1和t2之间，在输出引脚54处的电压VOUTP能够为从地电压或地电位至+2*VINand图3示出了在输出引脚56处的电压VOUTN能够为从地电压或地电位至-2*VIN。当VREF不是地电位时，在时刻t1和t2之间，在输出引脚54处的电压VOUTP能够为从参考电压VREF至基本上等于+2*VIN-VREF的电压，而在输出引脚56处的电压VOUTN能够为从电压VREF至基本上等于-2*(VIN-VREF)+VREF的电压。
图4是示出根据本实用新型的一种“逆变器”实施例的响应于时钟信号Ф1和Ф2在逻辑高及逻辑低的电压电平之间切换的在输出引脚58上的电压VDRV的时序图73。在时刻t0和t1之间，时钟信号Ф1处于逻辑低电压电平，而时钟信号Ф2处于逻辑高电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑低电压电平而断开，并且开关30、32和34响应于时钟信号Ф2处于逻辑高电压电平而闭合。闭合开关30使在输入引脚42处的电压VIN连接至电容器38的与输入引脚46连接的端子；闭合开关32使电容器38的与输入引脚44连接的端子连接至驱动器50的端子50A；闭合开关34使在引脚48处的参考电压VREF连接至驱动器50的输入50B；断开开关20使输入引脚42与电容器38的与输入引脚44连接的端子断开；断开开关22使在输入引脚48处的参考电压VREF与驱动器50的输入50A断开；并且断开开关24使在输入引脚48处的电压VREF与输入引脚46以及开关30的端子30C断开。应当注意，电容器60的一个端子与输出引脚56连接，并从而与驱动器50的输入50B连接，而电容器60的另一个端子与输出引脚54连接，并从而与驱动器50的输入50A连接，并且在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV根据在驱动器50的输入50A和50B处的电压来设定。在这种配置中，在驱动器50的输入50A处的电压为在输入引脚46处的电压(即，电压VIN)加上在电容器38上的电压，在电容器38上的电压基本上等于输入电压VIN与参考电压VREF之差，即，VIN-VREF。因而，在驱动器50的输入50A处的电压基本上等于与+2*VIN-VREF相等的电压。因此，当驱动器50在时钟信号Ф2期间驱动逻辑高电平时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV是基本上等于+2*VIN-VREF的电压。根据其中参考电压VREF为地电位的实施例，图4示出了在驱动器50于时钟信号Ф2期间处于高态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于+2*VIN。
在时刻t1和t2之间，时钟信号Ф1处于逻辑高电压电平，并且时钟信号Ф2处于逻辑低电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑高电压电平而闭合，并且开关30、32和34响应于时钟信号Ф2处于逻辑低电压电平而断开。闭合开关20使在输入引脚42处的电压VIN连接至电容器38的与输入引脚44连接的端子；闭合开关22使在引脚48处的参考电压VREF连接至输出引脚54以及驱动器50的输入50A，由此将在驱动器50的输入50A处的电压设定为基本上等于参考电压VREF；并且闭合开关24使在输入引脚48处的电压VREF连接至电容器38的与输入引脚46连接的端子以及开关30的端子30C；断开开关30使在输入引脚42处的电压VIN与电容器38的与输入引脚46连接的端子断开；断开开关32使在驱动器50的输入50A处的电压与电容器38的与输入引脚44连接的端子断开；并且断开开关34使在输入引脚48处的参考电压VREF与驱动器50的输入50B断开。在这种配置中，在驱动器50的输入50B处的电压VOUTN等于在输入引脚48处的电压(即，电压VREF)减去在电容器60上的电压，在电容器60上的电压是基本上等于2*(VIN-VREF)的电压。因而，在驱动器50的输入50B处的电压基本上等于-2*(VIN-VREF)+VREF。因此，当驱动器50在时钟信号Ф1期间驱动逻辑低电平时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于电压-2*(VIN-VREF)+VREF。根据其中电压VREF为地电位的实施例，图4示出了：当驱动器50在时刻t1和t2之间处于低态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于-2*VIN。
在时刻t2和t3之间，时钟信号Ф1处于逻辑低电压电平，并且时钟信号Ф2处于逻辑高电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑低电压电平而断开，并且开关30、32和34响应于时钟信号Ф2处于逻辑高电压电平而闭合。闭合开关30使在输入引脚42处的电压VIN连接至电容器38的与输入引脚46连接的端子；闭合开关32使电容器38的与输入引脚44连接的端子连接至驱动器50的端子50A；闭合开关34使在引脚48处的参考电压VREF连接至驱动器50的输入50B；断开开关20使输入引脚42与电容器38的与输入引脚44连接的端子断开；断开开关22使在输入引脚48处的参考电压VREF与驱动器50的输入50A断开；并且断开开关24使在输入引脚48处的参考电压VREF与输入引脚46以及开关30的端子30C断开。应当注意，电容器60的一个端子与输出引脚56连接，并从而与驱动器50的输入50B连接，而电容器60的另一个端子与输出引脚54连接，并从而与驱动器50的输入50A连接，并且在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV根据在驱动器50的输入50A和50B处的电压来设定。在这种配置中，在驱动器50的输入50A处的电压等于在输入引脚46处的电压(即，电压VIN)加上在电容器38上的电压，在电容器38上的电压基本上等于电压VIN和VREF之差，即,VIN-VREF。因而，在驱动器50的输入50A处的电压基本上等于+2*VIN-VREF。因此，当驱动器50在时钟信号Ф2期间驱动逻辑高信号时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV是基本上等于+2*VIN-VREF的电压。根据其中参考电压VREF为地电位的实施例，图4示出了：当驱动器50在时钟信号Ф2期间处于逻辑高态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于+2*VIN。
在时刻t3和t4之间，时钟信号Ф1处于逻辑高电压电平，而时钟信号Ф2处于逻辑低电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑高电压电平而闭合，并且开关30、32和34响应于时钟信号Ф2处于逻辑低电压电平而断开。闭合开关20使在输入引脚42处的电压VIN连接至电容器38的与输入引脚44连接的端子；闭合开关22使在引脚48处的参考电压VREF连接至输出引脚54以及驱动器50的输入50A，由此将在驱动器50的输入50A处的电压设定为基本上等于参考电压VREF；并且闭合开关24使在输入引脚48处的电压VREF连接至电容器38的与输入引脚46连接的端子以及开关30的端子30C；断开开关30使在输入引脚42处的电压VIN与电容器38的与输入引脚46连接的端子断开；断开开关32使在驱动器50的输入50A处的电压与电容器38的与输入引脚44连接的端子断开；并且断开开关34使在输入引脚48处的参考电压VREF与驱动器50的输入50B断开。在这种配置中，在驱动器50的输入50B处的电压VOUTN等于在输入引脚48处的电压(即，电压VREF)减去在电容器60上的电压，在电容器60上的电压是基本上等于2*(VIN-VREF)的电压。因而，在驱动器50的输入50B处的电压基本上等于-2*(VIN-VREF)+VREF。因此，当驱动器50在时钟信号Ф1期间驱动逻辑低信号时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于-2*(VIN-VREF)+VREF。根据其中参考电压VREF为地电位的实施例，图4示出了：当驱动器50在时刻t1和t2之间处于低态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于-2*VIN。
图5是根据本实用新型的另一种实施例的示出响应于时钟信号Ф1和Ф2在逻辑高及逻辑低的电压电平之间切换的在输出引脚58上的电压VDRV的时序图74。出现于驱动器50的输出50C处的输出电压(即，出现于输出引脚58处的输出电压VDRV)在时钟信号Ф1期间以及在时钟信号Ф2处于逻辑高电压电平的大约40％的时间内处于低电压电平，并且在时钟信号Ф2处于逻辑高电压电平的大约60％的时间内处于逻辑高电压电平。因而，作为输出信号VDRV出现于输出引脚58处的驱动器50的输出电压响应于驱动器50在时钟信号Ф2期间处于高态(即，在时钟信号Ф2期间的大约60％的时间内)而处于为+2*VIN+VREF的电压。在输出50C处的信号响应于驱动器52在时钟信号Ф2期间处于逻辑低态(即，在时钟信号Ф2期间的大约40％的时间内)而处于电压VREF。在输出50C处的信号(即，在输出引脚58处的输出信号VDRV)响应于驱动器50在时钟信号Ф1期间处于逻辑低态而处于为-2*(VIN-VREF)+VREF的电压。
更特别地，在时刻t0和t1之间，时钟信号Ф1处于逻辑低电压电平，而时钟信号Ф2处于逻辑高电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑低电压电平而断开，并且开关30、32和34响应于时钟信号Ф2处于逻辑高电压电平而闭合。闭合开关30使在输入引脚42处的电压VIN连接至电容器38的与输入引脚46连接的端子；闭合开关32使电容器38的与输入引脚44连接的端子连接至驱动器50的端子50A；闭合开关34使在引脚48处的参考电压VREF连接至驱动器50的输入50B；断开开关20使输入引脚42与电容器38的与输入引脚44连接的端子断开；断开开关22使在输入引脚48处的参考电压VREF与驱动器50的输入50A断开；并且断开开关24使在输入引脚48处的电压VREF与输入引脚46以及开关30的端子30C断开。应当注意，电容器60的一个端子与输出引脚56连接，并从而与驱动器50的输入50B连接；而电容器60的另一个端子与输出引脚54连接，并从而与驱动器50的输入50A连接；并且在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV根据在驱动器50的输入50A和50B处的电压来设定。在这种配置中，在驱动器50的输入50A处的电压等于在输入引脚46处的电压(即，电压VIN)加上在电容器38上的电压，在电容器38上的电压基本上等于电压VIN-VREF。因而，在驱动器50的输入50A处的电压基本上等于+2*VIN-VREF。因此，当驱动器50处于高态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于+2*VIN-VREF。
在时刻t1和t2之间，时钟信号Ф1处于逻辑高电压电平，而时钟信号Ф2处于逻辑低电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑高电压电平而闭合，并且开关30、32和34响应于时钟信号Ф2处于逻辑低电压电平而断开。闭合开关20使在输入引脚42处的电压VIN连接至电容器38的与输入引脚44连接的端子；闭合开关22使在引脚48处的参考电压VREF连接至输出引脚54以及驱动器50的输入50A，由此将在驱动器50的输入50A处的电压设定为基本上等于参考电压VREF；并且闭合开关24使在输入引脚48处的电压VREF连接至电容器38的与输入引脚46连接的端子以及开关30的端子30C；断开开关30使在输入引脚42处的电压VIN与电容器38的与输入引脚46连接的端子断开；断开开关32使在驱动器50的输入50A处的电压与电容器38的与输入引脚44连接的端子断开；并且断开开关34使在输入引脚48处的参考电压VREF与驱动器50的输入50B断开。在这种配置中，在驱动器50的输入50B处的电压VOUTN等于在输入引脚48处的电压(即，参考电压VREF)减去在电容器60上的电压，在电容器60上的电压基本上等于电压2*(VIN-VREF)。因而，在驱动器50的输入50B处的电压基本上等于-2*(VIN-VREF)+VREF。
因此，当驱动器50在时钟信号Ф1期间驱动逻辑低信号时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于-2*(VIN-VREF)+VREF。根据其中参考电压VREF为地电位的实施例，图5示出了：当驱动器50在时刻t1和t2之间处于低态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV是基本上等于-2*VIN的电压。
在时刻t2和t3之间，时钟信号Ф1处于逻辑低电压电平，而时钟信号Ф2处于逻辑高电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑低电压电平而断开，并且开关30、32和34响应于时钟信号Ф2处于逻辑高电压电平而闭合。闭合开关30使在输入引脚42处的电压VIN连接至电容器38的与输入引脚46连接的端子；闭合开关32使电容器38的与输入引脚44连接的端子连接至驱动器50的端子50A；闭合开关34使在引脚48处的参考电压VREF连接至驱动器50的输入50B；断开开关20使输入引脚42与电容器38的与输入引脚44连接的端子断开；断开开关22使在输入引脚48处的参考电压VREF与驱动器50的输入50A断开；并且断开开关24使在输入引脚48处的参考电压VREF与输入引脚46以及开关30的端子30C断开。应当注意，电容器60的一个端子与输出引脚56连接，并从而与驱动器50的输入50B连接；而电容器60的另一个端子与输出引脚54连接，并从而与驱动器50的输入50A连接；并且在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV根据在驱动器50的输入50A和50B处的电压来设定。在这种配置中，在驱动器50的输入50A处的电压等于在输入引脚46处的电压(即，电压VIN)加上在电容器38上的电压，在电容器38上的电压为基本上等于VIN-VREF的电压。因而，在驱动器50的输入50A处的电压基本上等于+2*VIN-VREF。因此，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV在驱动器50处于高态时基本上等于+2*VIN-VREF，并且在驱动器50处于低态时基本上等于参考电压VREF。
在时刻t3和t4之间，时钟信号Ф1处于逻辑高电压电平，而时钟信号Ф2处于逻辑低电压电平。开关20、22和24响应于时钟信号Ф1处于逻辑高电压电平而闭合，并且开关30、32和34响应于时钟信号Ф2处于逻辑低电压电平而断开。闭合开关20使在输入引脚42处的电压VIN连接至电容器38的与输入引脚44连接的端子；闭合开关22使在引脚48处的参考电压VREF连接至输出引脚54以及驱动器50的输入50A，由此将在驱动器50的输入50A处的电压设定为基本上等于参考电压VREF；并且闭合开关24使在输入引脚48处的参考电压VREF连接至电容器38的与输入引脚46连接的端子以及开关30的端子30C；断开开关30使在输入引脚42处的电压VIN与电容器38的与输入引脚46连接的端子断开；断开开关32使在驱动器50的输入50A处的电压与电容器38的与输入引脚44连接的端子断开；并且断开开关34使在输入引脚48处的参考电压VREF与驱动器50的输入50B断开。在这种配置中，在驱动器50的输入50B处的电压VOUTN等于在输入引脚48处的电压(即，参考电压VREF)减去在电容器60上的电压，在电容器60上的电压基本上等于电压2*(VIN-VREF)。因而，在驱动器50的输入50B处的电压是基本上等于-2*(VIN-VREF)+VREF的电压。因此，当驱动器50在时钟信号Ф1期间驱动逻辑低信号时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于-2*(VIN-VREF)+VREF。根据其中参考电压VREF为地电位的实施例，图5示出了：当驱动器50在时刻t1和t2之间处于低态时，在驱动器50的输出50C处的电压以及从而在输出引脚58处的电压VDRV基本上等于-2*VIN。
图6是根据本实用新型的另一种实施例的示出响应于时钟信号Ф1和Ф2在逻辑高及逻辑低的电压电平之间切换的在输出引脚58上的电压VDRV的时序图75。出现于驱动器50的输出50C处的输出电压(即，出现于输出引脚58处的输出信号VDRV)在时钟信号Ф2期间以及在时钟信号Ф1处于逻辑高电压电平的大约40％的时间内处于高电压电平，并且以及在时钟信号Ф1处于逻辑高电压电平的大约60％的时间内处于逻辑低电压电平。因而，作为输出信号VDRV出现于输出引脚58处的驱动器50的输出信号响应于驱动器50在时钟信号Ф2期间以及在时钟信号Ф1期间的大约40％的时间内处于高态而处于为+2*VIN-VREF的电压。在输出50C处的信号响应于驱动器50在时钟信号Ф1期间(即，以及在时钟信号Ф1期间的大约40％的时间内)处于低态而处于电压VREF。在输出50C处的信号(即，在输出引脚58处的输出信号VDRV)响应于驱动器50在时钟信号Ф1期间处于低态而处于为-2*(VIN-VREF)+VREF的电压。
图7是适用于驱动电路12的，尤其适用于驱动在低频率下具有电容或电阻行为的电路或电路元件的无变压器无电感器驱动电路100的电路原理图，该电路12能够是例如换能器、传感器、压电器件、致动器或负载等。应当注意，无变压器无电感器驱动电路100适用于驱动半导体器件的控制端子(例如，NDMOS器件、GaNHEMT器件等的栅极)，以在这些器件中启动开关动作。另外，驱动电路100能够驱动耗尽型器件。图7所示出的是包含由时钟信号Ф1驱动的开关120和126的开关网络、包含由时钟信号Ф2驱动的开关130、132和134的开关网络、由时钟信号Ф1PU驱动的开关网络122，以及由时钟信号Ф1PD驱动的开关网络124。时钟信号Ф1、Ф2、Ф1PU和Ф1PD由开关控制网络40生成。应当注意，时钟信号Ф1PU和Ф1PD是互斥的或不重叠的，即不同时处于逻辑高电平，并且当时钟信号Ф2被启用时，通常不会启用时钟信号Ф1PU和Ф1PD。因而，时钟信号Ф1PU和Ф1PD被配置，使得它们可以在时钟信号Ф1处于逻辑高电压电平时处于逻辑高电压电平，并且在时钟信号Ф2处于逻辑高电压电平时处于逻辑低电压电平。
每个开关120、122、124、126、130、132和134具有控制端子和一对电流传导端子。开关120和126的控制端子120A和126A分别被耦接用于接收时钟信号Ф1；开关130、132和134的控制端子130A、132A和134A分别被耦接用于接收时钟信号Ф2；开关124的控制端子124A被耦接用于接收时钟信号Ф1PD；并且开关122的控制端子122A被耦接用于接收时钟信号Ф1PU。开关126和134的电流传导端子126B和134B分别与输入引脚42连接，开关126和130的电流传导端子126C和130B分别与输入引脚44连接；开关120和132的电流传导端子120B和132B分别与输入引脚46连接，并且开关120、130、124和122的电流传导端子120C、130C、124C和122B分别与输入引脚48连接。输入引脚42被耦接用于接收输入电压VIN，输入引脚48被耦接用于接收参考电压VREF，输入引脚44与电容器38的一个端子耦接，而输入引脚46与电容器38的另一个端子连接。
应当注意，图7所示的开关控制网络40分别与开关120、122、124、126、130、132和134的控制端子120A、122A、124A、126A、130A、132A和134A的连接指出：控制端子120A、122A、124A、126A、130A、132A和134A在逻辑上正由来自控制网络40的信号Ф1、Ф1PD、Ф1PU和Ф2控制着。从开关控制网络40分别到开关120、122、124、126、130、132和134的控制端子120A、122A、124A、126A、130A、132A和134A的连接并非意指暗示着：所有网络都与同一节点连接或者处于同一电位。控制网络40可以将逻辑信号分别传达给开关120、122、124、126、130、132和134的120A、122A、124A、126A、130A、132A和134A，其中电平移位器可以被包含进来用于将驱动信号转换至期望电平，以激活和停用开关120、122、124、126、130、132和134，即，包含场效应晶体管的开关的栅极电压的极性取决于晶体管类型(n沟道或p沟道)。输入引脚42、44、46和48可以称为输入端子、输入引线或输入。
开关124和134的电流传导端子124B和134C分别与输出引脚54连接，而开关132和122的电流传导端子132C和122C分别与输出引脚56连接。电路100还包含具有输入50A和50B及输出50C的驱动器50，其中输入50A与电流传导端子124B和134B及输出引脚54连接，而输入50B与电流传导端子122C和132C及输出引脚56连接。输出端子50C与输出引脚58连接并且给电路12提供驱动信号VDRV。输出信号VOUTP出现于输出引脚54处，而输出信号VOUTN出现于输出引脚56处。电容器60具有与输出引脚54连接的端子以及与输出引脚56连接的端子。输出引脚54、56和58可以称为输出端子、输出引线或输出。
应当注意，无变压器无电感器驱动电路100被示为单片集成于具有输入引脚42、44、46和48以及输出引脚54、56和58封装64内的。
在操作中，开关120和126响应于时钟信号Ф1而断开及闭合，包含开关130、132和134的开关网络响应于时钟信号Ф2而断开及闭合，开关122响应于时钟信号Ф1PU而断开及闭合，并且开关124响应于时钟信号Ф1PD而断开及闭合。响应于时钟信号Ф1处于逻辑高电压电平，时钟信号Ф2处于逻辑低电压电平，时钟信号Ф1PU处于逻辑高电压电平，并且时钟信号Ф1PD处于逻辑低电压电平，在输入引脚42处的输入电压VIN与输入引脚44、电容器38的与输入引脚44连接的端子以及开关130的电流传导端子130B连接；在输入引脚48处的参考电压VREF与输入引脚46以及开关132的电流传导端子132B连接；在输入引脚48处的参考电压VREF与用作输出电压VOUTN的输出引脚56连接，该输出电压VOUTN出现于电容器16的与输出引脚56连接的端子上；开关130断开，使得输入引脚44与输入引脚48断开；开关132断开，使得输入引脚46与输出引脚56断开；开关134断开，使得输入引脚42与输出引脚54断开；并且开关124断开，使得输入引脚48与输出引脚54断开。因而，电容器38被充电至等于电压VIN与参考电压VREF之差(即，VIN-VREF)的电压，并且电压VOUTP(并且因此驱动器50的输入50A)变为基本上等于与电压VOUT与VREF之差(即，VOUT-VREF)相等的电压，输出电压VOUT为在电容器60上的电压。根据其中电压参考电压VREF为地电位的实施例，电容器38被充电至电压VIN。
响应于时钟信号Ф2处于逻辑高电压电平，并且时钟信号Ф1、Ф1PU和Ф1PD处于逻辑低电压电平，在输入引脚42处的输入电压VIN与输入引脚44、电容器38的与输入引脚44连接的端子以及开关130的电流传导端子130B断开；在输入引脚48处的参考电压VREF与输入引脚46以及开关132的电流传导端子132B断开；在输入引脚48处的参考电压VREF与输出引脚56以及电容器16的与输出引脚56连接的端子断开；开关130闭合，由此使输入引脚48连接至输入引脚44以及电容器38的与输入引脚44连接的端子；开关132闭合，由此使输入引脚46以及电容器的与输入引脚46连接的端子连接至输出引脚56以及电容器60的与输入端子56连接的端子；开关134闭合，由此使输入引脚42连接至输出引脚54，这会将输入电压VIN连接至输出引脚54、电容器60的与输入引脚54连接的端子以及驱动器50的输入50A；并且开关124断开，使得输入引脚48与输出引脚54断开。因而，等于-(VIN-VREF)+VREF＝-VIN+2*VREF的电压出现于输出引脚56处，作为输出电压VOUTN，且出现于驱动器50的输入50B处；并且电压+VIN出现于输出引脚54处，作为输出电压VOUTP，且出现于驱动器50的输入50A处。因而，等于VOUT＝+2*(VIN-VREF)的电压出现于电容器60上。根据其中参考电压VREF为地电位的实施例，基本上为+2*VIN的电压出现于电容器60上。
响应于时钟信号Ф1处于逻辑高电压电平，时钟信号Ф2处于逻辑低电压电平，时钟信号Ф1PU处于逻辑低电压电平，并且时钟信号Ф1PD处于逻辑高电压电平，在输入引脚42处的输入电压VIN与输入引脚44、电容器38的与输入引脚44连接的端子以及开关130的电流传导端子130B连接；在输入引脚48处的参考电压VREF与输入引脚46以及开关132的电流传导端子132B连接；在输入引脚48处的参考电压VREF与输出引脚56断开；开关130断开，使得输入引脚44与输入引脚48断开；开关132断开，使得输入引脚46与输出引脚56断开；开关134断开，使得输入引脚42与输出引脚54断开；并且开关124闭合，由此使在输入引脚48处的参考电压VREF连接至输出引脚54以及电容器60与输出引脚54连接的端子，从而将输出电压VOUTP设定为基本上等于参考电压VREF。输出电压VOUTN变为基本上等于为参考电压VREF与输出电压VOUT之差(即，VREF-VOUT)的电压，该电压将接近于基本上等于-2*(VIN-VREF)+VREF的电压。因而，在输入50B处的电压为从参考电压VREF至等于-2*(VIN-VREF)+VREF的电压，而在输出50C处的电压以及从而在输出引脚58处的电压(即，输出电压VDRV)能够为从参考电压VREF至基本上等于-2*(VIN-VREF)+VREF的电压。根据其中参考电压VREF为地电位的实施例，输出电压VDRV能够为从地电位至基本上等于-2*VIN的电压。
图8是示出其中参考电压VREF处于地电位GND的实施例的在输出引脚54和56上的电压的时序图140。在此，输出引脚54(即，电压VOUTP)在时刻t1和t2之间(这期间时钟信号Ф1和Ф1PU处于逻辑高电平)处于电压电平+2*VIN，在时刻t0和t1之间、在时刻t2和t3之间以及在时刻t4和t5之间(这期间时钟信号Ф2处于逻辑高电平，并且时钟信号Ф1、Ф1PD和Ф1PU处于逻辑低电平)处于电压电平+VIN；并且在时刻t3和t4之间(这期间时钟信号Ф1和Ф1PD处于逻辑高电平)处于地电位。
输出引脚56(即，输出电压VOUTN)在时刻t1和t2之间(这期间时钟信号Ф1和Ф1PU处于逻辑高电平)处于地电压电平，在时刻t0和t1之间、在时刻t2和t3之间以及在时刻t4和t5之间(这期间时钟信号Ф2处于逻辑高电平，并且时钟信号Ф1、Ф1PD和Ф1PU处于逻辑低电平)处于电压电平-VIN；并且在时刻t3和t4之间(这期间时钟信号Ф1和Ф1PD处于逻辑高电平)处于电平-2*VIN。
还应当注意，在输出58处的电压范围(即，在引脚54与引脚56之间供电的驱动器的VDRV范围)在时刻t0和t1之间(+VIN--VIN)、在时刻t1和t2之间(+2*VIN-GND)、在时刻t2和t3之间(+VIN--VIN)、在时刻t3和t4之间(GND--2*VIN)以及在时刻t4和t5之间(+VIN--VIN)基本上等于2*VIN。
图9是示出其中参考电压VREF处于地电位GND的实施例的在输出引脚54和56上的电压的时序图142。在此，输出引脚54(即，输出电压VOUTP)在时刻t1和t2之间以及在时刻t3和t4之间(这期间时钟信号Ф1和Ф1PU处于逻辑高电平)处于电压电平+2*VIN；在时刻t0和t1之间(这期间时钟信号Ф2处于逻辑高电平，并且时钟信号Ф1,Ф1PD和Ф1PU处于逻辑低电平)处于电压电平+VIN；并且在时刻t2和t3之间以及在时刻t4和t5之间(这期间时钟信号Ф1和Ф1PD处于逻辑高电平)处于地电位。
电压VOUTN出现于其处的输出引脚56在时刻t1和t2之间以及在时刻t3和t4之间(这期间时钟信号Ф1和Ф1PU处于逻辑高电平)处于地电压电平；在时刻t0和t1之间(这期间时钟信号Ф2处于逻辑高电平，并且时钟信号Ф1,Ф1PD和Ф1PU处于逻辑低电平)处于电压电平-VIN；并且在时刻t2和t3之间以及在时刻t4和t5之间(这期间时钟信号Ф1和Ф1PD处于逻辑高电平)处于电压电平-2*VIN。
还应当注意，在输出58处的电压范围(即，VDRV范围)在时刻t0和t1之间(+VIN--VIN)、在时刻t1和t2之间(+2*VIN-GND)、在时刻t2和t3之间(GND--2*VIN)、在时刻t3和t4之间(2*VIN–GND)以及在时刻t4和t5之间(GND--2*VIN)等于2*VIN。
图10是适用于驱动电路12的，尤其适用于驱动在低频率下具有电容或电阻行为的电路或电路元件的无变压器无电感器驱动电路150的电路原理图，该电路12能够为例如换能器、传感器、压电器件、致动器或负载等。应当注意，无变压器无电感器驱动电路150适用于驱动半导体器件的控制端子(例如，NDMOS器件、GaNHEMT器件等的栅极)以在这些器件中启动开关动作。另外，驱动电路150能够驱动耗尽型器件。图10所示出的是包含由时钟信号Ф1驱动的开关20、22和24的开关网络以及包含由时钟信号Ф2驱动的开关30、32和34的开关网络。时钟信号Ф1和Ф2由开关控制网络40生成。开关20、22、24、30、32和34，以及时钟信号Ф1和Ф2已经参照图1进行了描述。
无变压器无电感器驱动电路150在以下方面不同于无变压器无电感器驱动电路10：驱动器50已经替换为钟控驱动器151，该钟控驱动器151可以包含开关152和154以及限流器156和158。应当注意，限流器156和158可以是真实的限流器件，这些限流器件被明确地置为与开关串联或者它们可以象征性代表各个开关152和154的限流性质，即，限流器的引入是可选的。
开关152具有控制端子152A、传导端子154B和传导端子152C，而开关154具有控制端子154A、传导端子154B和传导端子154C。更特别地，开关152的控制端子152A被耦接用于接收时钟信号Ф2，传导端子152C与输出引脚58连接，并且传导端子152B通过限流器156与输出引脚54连接，其中限流器156具有与传导端子152B连接的端子以及与输出引脚54连接的端子。开关154的控制端子154A被耦接用于接收时钟信号Ф1，传导端子152B与输出引脚58连接，并且传导端子154C通过限流器158与输出引脚56连接，其中限流器158具有与传导端子154C连接的端子以及与输出引脚56连接的端子。
应当注意，图1所示的开关控制网络40分别与开关20、22、24、30、32、34、152和154的控制端子20A、22A、24A、30A、32A、34A、152A和154A的连接指出：控制端子20A、22A、24A、30A、32A、34A、152A和154A正由来自控制网络40的信号Ф1和Ф2在逻辑上控制着。从开关控制网络40分别到开关20、22、24、30、32、34、152和154的控制端子20A、22A、24A、30A、32A、34A、152A和154A的连接并非意指暗示着：所有网络都与同一节点连接或者处于同一电位。控制网络40可以将逻辑信号分别传达给开关20、22、24、30、32、34、152和154的20A、22A、24A、30A、32A、34A、152A和154A，其中电平移位器可以被包含进来用于将驱动信号转换至期望电平，以激活和停用开关20、22、24、30、32、34、152和154，即，包含场效应晶体管的开关的栅极电压的极性取决于晶体管类型(n沟道或p沟道)。
图11是适用于驱动电路12的，尤其适用于驱动在低频率下具有电容或电阻行为的电路或电路元件的无变压器无电感器驱动电路200的电路原理图，该电路12能够为例如换能器、传感器、压电器件、致动器或负载等。应当注意，无变压器无电感器驱动电路200适用于驱动半导体器件的控制端子(例如，NDMOS器件、GaNHEMT器件等的栅极)以在这些器件中启动开关动作。另外，驱动电路200能够驱动耗尽型器件。图11所示出的是包含由时钟信号Ф1驱动的开关20、22和24的开关网络以及包含由时钟信号Ф2驱动的开关30、32和34的开关网络。时钟信号Ф1和Ф2由开关控制网络40生成。开关20、22、24、30、32和34，以及时钟信号Ф1和Ф2已经参照图1进行了描述。无变压器无电感器驱动电路200在以下方面不同于无变压器无电感器驱动电路10：电流传导端子30B与输入信号VIN1连接，而不是与输入引脚42连接；电流传导端子22C被耦接用于接收诸如参考电压VREF1之类的电位，而不是与输入引脚48连接，该输入引脚48被耦接用于接收参考电压VREF；并且电流传导端子34C被耦接用于接收诸如电压VREF2之类的电位，而不是与输入引脚48连接。
如同参照图1所讨论的那样，图1所示的开关控制网络40分别与开关20、22、24、30、32和34的控制端子20A、22A、24A、30A、32A和34A的连接指出：控制端子20A、22A、24A、30A、32A和34A正由来自控制网络40的信号Ф1和Ф2在逻辑上控制着。从开关控制网络40分别到开关20、22、24、30、32和34的控制端子20A、22A、24A、30A、32A和34A的连接并非意指暗示着：所有网络都与同一节点连接或者处于同一电位。控制网络40可以将逻辑信号分别传达给开关20、22、24、30、32和34的控制段子20A、22A、24A、30A、32A和34A，其中电平移位器可以被包含进来用于将驱动信号转换至期望电平，以激活和停用开关20、22、24、30、32和34，即，包含场效应晶体管的开关的栅极电压的极性取决于晶体管类型(n沟道或p沟道)。
应当注意，在图1的实施例中，电压VIN和VREF用作可由其得出其他电位的参考电位。例如，电压VIN可以用作图1的开关结构的电源电压VSUP，并且并非与该电源连接的所有开关都连接至同一电源电压。另外，参考电压VREF可以用作图1的开关结构的地电位；但是并非与该地电位连接的所有开关都连接至同一地电位。因而，图10的实施例提供了自由度，即，使用不同的地电位可允许以非DC电压来生成驱动信号VDRV。
至此，应当意识到，本文已经提供了用于生成驱动信号的低成本的无变压器无电感器驱动电路和方法。峰-峰驱动电压能够高达4*VIN，即，与其他两种电容器配置的2*VIN限制相对+2*VIN驱动和-2*VIN驱动。另外，该实施例能够在换能器上维持0伏的DC电压，或者在换能器驱动范围上特意生成非零的DC电压(例如，借助于波形的占空比或者借助于对VIN和VREF电压的选择)。
在超声波停车辅助应用中，随着距离范围的增大而获得更高的发射功率，并且改善了在距离对电池电压寿命中遇到的缺点。因而，当电池电压VBAT(即，VIN)为低时，例如，当在汽车内的起动电机正在工作时或者当起停系统突然啮合(这会在交通拥堵时发生)时，使用驱动器电路10可提高安全性。另外，驱动器电路10的输出电压能够独立于输入电压VIN进行控制。
无变压器无电感器驱动电路10还允许压电器件的一个端子接地，并且能够用于其中单个端子可用的应用中，在该应用中，一个端子总是接地，一个端子接地或者与基准面连接，或者一个端子无法被驱动。它同样适用于会遇到高能量的静电释放(ESD)脉冲的应用，因为一个端子接地可允许更好地屏蔽ESD。而且，与基于单端电荷泵的应用不同，驱动电路10能够具有4倍的输入电压的峰-峰电压范围，即，+2*VIN至-2*VIN。另外，驱动电路10还适用于在0伏的DC输入电压下于负载上传送4*VIN的峰-峰电压摆幅，以用于包括双电容器的电荷泵配置在内的各种应用。
根据一种实施例，本实用新型提供了能够在电容器60上的电压VOUT上产生为2*VIN的电压的倍增器，即，电压VOUT可以近似为由VOUTP-VOUTN给出的电压，该电压近似等于2*VIN。这可以使用开关(例如，图1所示的无变压器无电感器驱动电路10的开关20、24、30、32和34)来完成。另外，开关22和34可以被用来分别将电容器60与输出引脚54和56连接的端子(即，输出节点VOUTP和VOUTN)交替地连接至地电位。这在输出引脚54处产生了为2*VIN的电压，并且在输出引脚56处产生了为-2*VIN的电压。因而，当将输出引脚58交替地驱动至输出引脚54(当输出引脚54具有为2*VIN的电压时)以及输出引脚56(当56具有为-2*VIN的电压时)时，图1所示的无变压器无电感器驱动电路10可以称为4*VSUP驱动器。
尽管无变压器驱动电路已经使用开关进行了描述，但是应当注意，这并不是一个限制。例如，在不减少无变压器无电感器驱动电路的功能的情况下，某些开关可由二极管或单向构件替换。优选地，单向构件按照以下方式来替换：它们自动地传导或阻断电流，即，在没有时钟的情况下，按照与开关对时钟信号响应的方式类似的方式响应于在它们的端子上的电压。应当注意，由于在二极管或单向构件上的电压损失，因而进行这种改变可以改变输出信号的幅值。
尽管本文已经公开了具体的实施例，但是并非意指本实用新型要限定于所公开的实施例。本领域技术人员应当意识到，在不脱离本实用新型的精神的情况下能够进行修改和变化。例如，电容器38能够替换为电感器，并且开关电路能够被修改以兼容电感器。本实用新型意指涵盖属于所附权利要求书的范围的所有此类修改和变化。

Claims (18)

1.一种无变压器驱动电路，其特征在于包含：
具有第一输出端子和第二输出端子的开关控制网络；
具有控制端子、第一传导端子和第二传导端子的第一开关，所述第一开关的所述控制端子被耦接成接收来自所述开关控制网络的第一时钟信号；
具有控制端子、第一传导端子和第二传导端子的第二开关，所述第二开关的所述控制端子被耦接成接收来自所述开关控制网络的第二时钟信号；以及
具有第一输入、第二输入和输出的驱动器，所述驱动器的所述第一输入与所述第二开关的第一电流传导端子耦接。
2.根据权利要求1所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第三开关，所述第三开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第三开关的所述第一传导端子与所述驱动器的所述第二输入端子耦接，并且所述第三开关的所述第二传导端子与所述第一开关的所述第二传导端子耦接。
3.根据权利要求2所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第四开关，所述第四开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第四开关的所述第一传导端子被耦接成接收输入电压，并且所述第四开关的所述第二传导端子与所述第二开关的所述第二传导端子耦接。
4.根据权利要求3所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第五开关，所述第五开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第五开关的所述第一传导端子被耦接成接收输入电压，并且所述第五开关的所述第二传导端子与所述第一开关的所述第一传导端子耦接。
5.根据权利要求4所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第六开关，所述第六开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第六开关的所述第一传导端子与所述驱动器的所述第一输入耦接，并且所述第六开关的所述第二传导端子与所述第一开关的所述第二传导端子耦接。
6.根据权利要求1所述的无变压器驱动电路，还包含：
具有第一端子和第二端子的第一储能元件，所述第一储能元件的所述第二端子与所述第一开关的所述第一传导端子耦接，并且所述第一储能元件的所述第二端子与所述第二开关的所述第二传导端子耦接；以及
具有第一端子和第二端子的第二储能元件，所述第二储能元件的所述第一端子与所述驱动器的所述第一输入耦接，并且所述第二储能元件的所述第二端子与所述驱动器的所述第二输入耦接。
7.根据权利要求1所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第三开关，所述第三开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第三开关的所述第一传导端子被耦接成接收输入电压，并且所述第三开关的所述第二传导端子与所述驱动器的所述第一输入耦接。
8.根据权利要求7所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第四开关，所述第四开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第四开关的所述第一传导端子与所述第三开关的所述第一传导端子耦接，并且所述第四开关的所述第二传导端子与所述第二开关的所述第二传导端子耦接。
9.根据权利要求8所述的无变压器驱动电路，还包含具有控制端子、第一传导端子和第二传导端子的第五开关，所述第五开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第五开关的所述第一传导端子与所述第一开关的所述第一传导端子耦接，并且所述第五开关的所述第二传导端子与所述驱动器的所述第二输入耦接。
10.根据权利要求9所述的无变压器驱动电路，还包含：
具有控制端子、第一传导端子和第二传导端子的第六开关，所述第六开关的所述控制端子被耦接成接收来自所述开关控制网络的第三时钟信号，所述第六开关的所述第一传导端子与所述驱动器的所述第一输入耦接，并且所述第六开关的所述第二传导端子被耦接成接收第一参考电压；以及
具有控制端子、第一传导端子和第二传导端子的第七开关，所述第七开关的所述控制端子被耦接成接收来自所述开关控制网络的第四时钟信号，所述第七开关的所述第一传导端子被耦接成接收所述第一参考电压，并且所述第七开关的所述第二传导端子与所述驱动器的所述第二输入耦接。
11.根据权利要求1所述的无变压器驱动电路，还包含：
具有控制端子、第一传导端子和第二传导端子的第三开关，所述第三开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第三开关的所述第一传导端子与所述驱动器的所述第二输入端子耦接，并且所述第三开关的所述第二传导端子与所述第一开关的所述第二传导端子耦接；
具有控制端子、第一传导端子和第二传导端子的第四开关，所述第四开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第四开关的所述第一传导端子被耦接成接收输入电压，并且所述第四开关的所述第二传导端子与所述第二开关的所述第二传导端子耦接；
具有控制端子、第一传导端子和第二传导端子的第五开关，所述第五开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第五开关的所述第一传导端子被耦接成接收输入电压，并且所述第五开关的所述第二传导端子与所述第一开关的所述第一传导端子耦接；
具有控制端子、第一传导端子和第二传导端子的第六开关，所述第六开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第六开关的所述第一传导端子与所述驱动器耦接，并且所述第六开关的所述第二传导端子与所述第一开关的所述第二传导端子耦接；并且其中所述驱动器是钟控驱动器，所述钟控驱动器包含：
具有控制端子、第一传导端子和第二传导端子的第一驱动器开关，所述第一驱动器开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号并且用作第一时钟输入端子；
具有控制端子、第一传导端子和第二传导端子的第二驱动器开关，所述第一驱动器开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号并且用作第二时钟输入端子，并且所述第二驱动器开关的所述第一传导端子与所述第一驱动器开关的所述第二传导端子耦接；
具有第一端子和第二端子的第一限流器，所述第一限流器的所述第一端子与所述第二开关的所述第一传导端子耦接，并且所述第一限流器的所述第二端子与所述第一驱动器开关的所述第一传导端子耦接；以及
具有第一端子和第二端子的第二限流器，所述第二限流器的所述第一端子与所述第三开关的所述第一传导端子耦接，并且所述第二限流器的所述第二端子与所述第二驱动器开关的所述第二传导端子耦接。
12.根据权利要求1所述的无变压器驱动电路，还包含：
具有控制端子、第一传导端子和第二传导端子的第三开关，所述第三开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第三开关的所述第一传导端子与所述驱动器的所述第二输入端子耦接，并且所述第三开关的所述第二传导端子被耦接成接收第一参考电压；
具有控制端子、第一传导端子和第二传导端子的第四开关，所述第四开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第四开关的所述第一传导端子被耦接成接收输入电压，并且所述第四开关的所述第二传导端子与所述第二开关的所述第二传导端子耦接；
具有控制端子、第一传导端子和第二传导端子的第五开关，所述第五开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第二时钟信号，所述第五开关的所述第一传导端子被耦接成接收输入电压，并且所述第五开关的所述第二传导端子与所述第一开关的所述第一传导端子耦接；
具有控制端子、第一传导端子和第二传导端子的第六开关，所述第六开关的所述控制端子被耦接成接收来自所述开关控制网络的所述第一时钟信号，所述第六开关的所述第一传导端子与所述驱动器的所述第一输入耦接，并且所述第六开关的所述第二传导端子被耦接成接收第二参考电压。
13.一种被配置为生成驱动信号的无变压器驱动电路，其特征在于包含：
多个开关，可被配置为在第一节点处产生第一电压，在第二节点处产生第二电压，并且在第三节点处产生第三电压，可重配置为在所述第二节点处产生所述第一电压，在所述第一节点和所述第三节点处产生第四电压，并且在第四节点处产生第五电压；并且可重配置为在所述第一节点处产生所述第一电压，在所述第二节点处产生所述第二电压，在所述第三节点处产生所述第三电压，并且在所述第四节点处产生第六电压。
14.根据权利要求13所述的无变压器驱动电路，其中响应于所述多个开关被配置为在所述第一节点处产生所述第一电压并且在所述第二节点处产生所述第二电压，第一差压出现于第一电容器两侧，其中所述第一差压等于所述第一电压与所述第二电压之差，并且其中所述第二电压基本上等于所述第三电压。
15.根据权利要求14所述的无变压器驱动电路，其中响应于所述多个开关被配置为产生，第二差压出现于第二电容器两侧，其中所述第二差压等于所述第三节点处的电压与所述第四节点处的电压之差，其中所述第三节点处的电压基本上等于所述第一电压与所述第二电压之差的两倍，并且其中在所述第四节点处的电压等于所述第二电压。
16.根据权利要求15所述的无变压器驱动电路，其中响应于所述多个开关被配置为在所述第一节点处产生所述第一电压，在所述第二节点处产生所述第二电压，在所述第三节点处产生所述第三电压，并且在所述第四节点处产生所述第六电压，所述第六电压被生成为等于在所述第三节点处的电压与第二电容器两侧的电压之差的负电压。
17.根据权利要求13所述的无变压器驱动电路，其中由所述无变压器驱动电路生成的驱动信号处于在所述第三节点处的电压与所述第四节点处的电压之间的电压电平。
18.一种被配置为生成驱动信号的无变压器驱动电路，其特征在于包含：
第一储能元件和第二储能元件，所述第一储能元件具有与第一节点耦接的第一端子以及与第二节点耦接的第二端子，并且所述第二储能元件具有与第三节点耦接的第一端子以及与第四节点耦接的第二端子；
与所述第一储能元件及所述第二储能元件耦接的多个开关，其中所述多个开关被配置为在所述第一节点处产生处于第一电压电平的第一电压，在所述第二节点处产生处于第二电压电平的第二电压，并且在所述第三节点处产生处于第三电压电平的第三电压，其中所述第一电压与所述第二电压之差被存储在所述第一储能元件两端；所述多个开关被重配置为使所述第二节点处的电压增大至第一电压电平，其中增大在所述第二节点处的电压使所述第一节点处的电压和所述第三节点处的电压增大至第四电压电平；并且
其中在所述第三节点处的电压用作驱动器的电源电压。
CN201520519508.2U 2014-07-18 2015-07-17 无变压器驱动电路 Active CN205081681U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462026280P 2014-07-18 2014-07-18
US62/026,280 2014-07-18
US14/751,370 2015-06-26
US14/751,370 US9590499B2 (en) 2014-07-18 2015-06-26 Drive circuit and method

Publications (1)

Publication Number Publication Date
CN205081681U true CN205081681U (zh) 2016-03-09

Family

ID=55075402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520519508.2U Active CN205081681U (zh) 2014-07-18 2015-07-17 无变压器驱动电路

Country Status (3)

Country Link
US (1) US9590499B2 (zh)
CN (1) CN205081681U (zh)
DE (1) DE102015213632A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69325679T2 (de) * 1992-04-30 1999-11-11 Hewlett Packard Co Analog-/Digitalwandler mit automatischer Offsetsbereichregelung
US5914632A (en) * 1997-02-28 1999-06-22 Exar Corporation Negative charge pump circuit
US5982105A (en) * 1997-11-10 1999-11-09 Applied Concepts, Inc. Transformerless electroluminescent lamp driver topology
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6301322B1 (en) * 1999-04-23 2001-10-09 Micron Technology, Inc. Balanced dual-edge triggered data bit shifting circuit and method
DE10330825A1 (de) * 2003-07-08 2005-06-23 Infineon Technologies Ag Integrierter Schaltkreis
GB0407010D0 (en) * 2004-03-27 2004-04-28 Koninkl Philips Electronics Nv Digital to analogue converters
US7427884B2 (en) * 2004-05-21 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101662233B (zh) * 2008-08-27 2014-05-14 德昌电机(深圳)有限公司 一种用于驱动单路或多路容性负载的电路
US7843237B2 (en) 2008-11-17 2010-11-30 Infineon Technologies Austria Ag Circuit arrangement for actuating a transistor
CH702634A1 (de) * 2010-02-04 2011-08-15 Radicos Technologies Gmbh Adressierbare knoteneinheit und verfahren zum adressieren.
DE102012012183B4 (de) 2012-06-19 2014-04-03 Festo Ag & Co. Kg Piezokeramischer Biegewandler und Verfahren zum Betreiben eines piezokeramischen Biegewandlers

Also Published As

Publication number Publication date
US9590499B2 (en) 2017-03-07
US20160020697A1 (en) 2016-01-21
DE102015213632A1 (de) 2016-01-21

Similar Documents

Publication Publication Date Title
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
CN102790735A (zh) 振铃抑制电路
CN101917811B (zh) 一种抗噪声干扰的高端驱动电路
US7388422B2 (en) Charge pump circuit for high side drive circuit and driver driving voltage circuit
US7088084B2 (en) Power supply circuit capable of rapidly changing output voltages
CN101083430B (zh) 浮动驱动电路
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
CN101436855A (zh) 电平偏移电路及其方法
CN102957417B (zh) 输出驱动电路和晶体管输出电路
CN1711688A (zh) 具有逻辑电平控制的集成式浮动电力传输设备和方法
CN106160423A (zh) 用于低发射开关调节器的驱动器
CN112821766B (zh) 驱动方法及其驱动装置
CN112821482B (zh) 充电器
CN101656476B (zh) 预充放电lvds驱动器
CN108432104B (zh) 一种自举驱动电路及其驱动方法
CN205081681U (zh) 无变压器驱动电路
CN102832812B (zh) 开关电路以及dc-dc 转换器
CN102545560A (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN106130524B (zh) 自适应振铃淬灭栅极驱动电路和驱动器
CN101719724B (zh) 多电平输出电源转换器的电位切换装置
CN201479084U (zh) 预充放电lvds驱动器
US9467122B2 (en) Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter
CN212343647U (zh) Mos管开关电路及其系统、电源、门锁和报警开关电路系统
CN116633341A (zh) 驱动装置的电位转换电路
JP2012060668A (ja) 高周波半導体スイッチ装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant