CN204836362U - 基于fpga的高清视频osd菜单叠加模块 - Google Patents

Abstract

本实用新型适用于视频图像处理技术领域。本实用新型公开一种基于FPGA的高清视频OSD菜单叠加模块，将专用字符芯片叠加到视频流中，该OSD菜单叠加模块包括软核处理器和OSD控制器，该OSD控制器分别与视频输入和视频输出连接，该OSD控制器的从端口和主端口分别与软核处理器的主端口和存储器的从端口连接。由于可以通过修改源代码更容易在高清和超高清显示上实现字符叠加，易于代码的移植，其灵活性和可扩展性得到充分发挥，避免采用单片机控制时序的可靠性较差的缺点。

Description

基于FPGA的高清视频OSD菜单叠加模块

技术领域

本实用新型涉及视频图像处理技术领域，尤其涉及一种基于FPGA的高清视频OSD菜单叠加模块。

背景技术

OSD（On-ScreenDisplay，屏幕菜单式调节方式）技术在显示屏幕上产生一些字符或者图形，帮助使用者理解设计者传达信息的一种技术。

目前常用的OSD菜单基本都是通过单片机控制专用字符芯片叠加到视频流中，由于OSD技术对同步时序要求非常高，而采用单片机控制时序的可靠性较差，因此这种方案主要用在标清OSD技术中，无法适用于高清、超高清技术。

发明内容

本实用新型主要解决的技术问题是提供一种基于FPGA的高清视频OSDOSD菜单叠加模块，该视频处理系统可以更容易在高清和超高清显示上实现字符叠加。

为了解决上述技术问题，本实用新型提供一种基于FPGA的高清视频OSD菜单叠加模块法，该基于FPGA的高清视频OSD处理系统，将专用字符芯片叠加到视频流中，该OSD菜单叠加模块包括软核处理器和OSD控制器，该OSD控制器分别与视频输入和视频输出连接，该OSD控制器的从端口和主端口分别与软核处理器的主端口和存储器的从端口连接。

进一步地说，所述存储器为同步动态随机存储器。

进一步地说，FPGA嵌入式处理器为NiosII处理器。

本实用新型还提供一种基于FPGA的高清视频OSD菜单叠加方法，该基于FPGA的高清视频OSD菜单叠加方法包括：

建立两种分辨率字模的标准字库；

查询需要显示的字模；

计算菜单显示区域；

显示字模菜单。

进一步地说，所述建立两种分辨率字模的标准字库步骤包括：制作两个标准字库的字模，的一个字符占用的像素大小为32*32的1080格式，一个字符占用的像素大小为24*24的720格式，上电后，软核处理器在存储器内存中开辟一段空间存储标准字库的字模。

进一步地说，所述计算菜单显示区域步骤包括：由处理器向OSD控制器发送的显示菜单指令，根据字模所处的位置，计算出菜单显示的区域。

进一步地说，所述显示字模菜单步骤包括：OSD控制器将读取的字模数据替换菜单区域内的视频数据，在由菜单区域与视频叠加形成的混合菜单区域外的有效视频送给显示器显示。

本实用新型基于FPGA的高清视频OSD菜单叠加模块，将专用字符芯片叠加到视频流中，该OSD菜单叠加模块包括软核处理器和OSD控制器，该OSD控制器分别与视频输入和视频输出连接，该OSD控制器的从端口和主端口分别与软核处理器的主端口和存储器的从端口连接。由于可以通过修改源代码更容易在高清和超高清显示上实现字符叠加，易于代码的移植，其灵活性和可扩展性得到充分发挥，避免采用单片机控制时序的可靠性较差的缺点。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，而描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为基于FPGA的高清视频OSD菜单叠加模块实施例原理示意图。

图2为基于FPGA的高清视频OSD菜单叠加方法流程图。

下面结合实施例，并参照附图，对本实用新型目的的实现、功能特点及优点作进一步说明。

具体实施方式

为了使实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型提供一种基于FPGA的高清视频OSD菜单叠加模块实施例。

基于FPGA的高清视频OSD菜单叠加模块，将专用字符芯片叠加到视频流中，该OSD菜单叠加模块包括软核处理器202和OSD控制器203，该OSD控制器203分别与视频输入201和视频输出205连接，该OSD控制器203的从端口和主端口分别与软核处理器202的主端口和存储器204的从端口连接。

具体地说，所述软核处理器202采用FPGA（Field-ProgrammableGateArray，现场可编程门阵列）嵌入式处理器，例如NiosII处理器。所述存储器为SDRAM存储器，其中SDRAM（SynchronousDynamicRandomAccessMemory，同步动态随机存储器)。

所述软核处理器202，如NiosII处理器负责SOPC（System-on-a-Programmable-Chip，即可编程片上系统）中各模块的调配并对ARM处理器，如RISC微处理器的串口指令并进行解码。软核处理器202根据ARM处理器的串口发送过来的国标码，在字库内搜索对应字符的字模，并将这些字模存储在一个缓冲器中；软核处理器202将缓冲器的首地址告诉OSD控制器203，OSD控制器读取存储在缓冲器中的字模数据；OSD控制器203接收到ARM处理器发送的显示菜单指令后，根据像素所处的位置，计算出菜单显示的区域；OSD控制器203将读取到的字模数据替换菜单区域内的视频数据，混合菜单区域外的有效视频送给显示器显示。

由于采用ASIC（ApplicationSpecificIntegratedCircuit，特定用途集成电路）和FPGA（Field-ProgrammableGateArray，现场可编程门阵列）可以通过修改源代码更容易在高清和超高清显示上实现字符叠加，易于代码的移植，其灵活性和可扩展性得到充分发挥，避免采用单片机控制时序的可靠性较差，导制无法适用于高清、超高清技术的缺点。

如图2所示，本实用新型还提供一种基于FPGA的高清视频OSD菜单叠加方法实施例。

该基于FPGA的高清视频OSD处理方法包括：

S10步骤，建立两种分辨率字模的标准字库，具体地说，现在高清包括1080和720两种分辨率，为了使显示的字符和图像大小匹配，需要制作两个标准字库的字模，1080格式的一个字符占用的像素大小为32*32，720格式的一个字符占用的像素大小为24*24，系统上电后，软核处理器会在存储器内存中开辟一段空间存储标准字库的字模，所述存储器可以采用DDR2SDRAM（DoubleDataRate2SynchronousDynamicRandomAccessMemory，第二代双倍数据率同步动态随机存取存储器），所述软核处理器采用NiosII处理器；

S11步骤，查询需要显示的字模，具体地说，由FPGA根据ARM处理器的串口发送的国标码，从S10步骤建立两种分辨率字模的标准字库中搜索对应字符的字模，并查询到的字模存储在缓存器中；采用NiossII处理器的软核处理器将存储有查询字模的缓存器的首地址发送给OSD控制器，并读取存储在缓存器中的字模数据，所述字模是根据国标码来生成字模的，字模的地址递增顺序是按照国标的排列顺序。

S12步骤，计算菜单显示区域，由ARM处理器向OSD控制器发送的显示菜单指令，根据字模所处的位置，计算出菜单显示的区域；

S13步骤，显示字模菜单，OSD控制器将读取的字模数据替换菜单区域内的视频数据，在由菜单区域与视频叠加形成的混合菜单区域外的有效视频送给显示器显示。

由于采用ASIC和FPGA可以通过修改源代码更容易在高清和超高清显示上实现字符叠加，易于代码的移植，其灵活性和可扩展性得到充分发挥，避免采用单片机控制时序的可靠性较差的缺点。

在有效视频区域和指定的位置将图像信息根据设计意图替换成相应的字符信息或者图像信息，先需要获取菜单内字符或图像的字模数据；其次，精确计算显示字符的位置，即确定字符的行列位置，从而确定输出字符图像的点阵时序；最后，用字模数据替换视频数据并随视频流输出，实现OSD字符图像叠加功能，易于代码的移植，其灵活性和可扩展性得到充分发挥，避免采用单片机控制时序的可靠性较差，导制无法适用于高清、超高清技术的缺点。

以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，而这些修改或替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。

Claims (3)

1.基于FPGA的高清视频OSD菜单叠加模块，将专用字符芯片叠加到视频流中，该OSD菜单叠加模块包括软核处理器和OSD控制器，该OSD控制器分别与视频输入和视频输出连接，该OSD控制器的从端口和主端口分别与软核处理器的主端口和存储器的从端口连接。

2.根据权利要求1所述的基于FPGA的高清视频OSD菜单叠加模块，其特征在于：所述存储器为同步动态随机存储器。

3.根据权利要求1或2所述的基于FPGA的高清视频OSD菜单叠加模块，其特征在于：所述软核处理器为NiosII处理器。