CN204741017U - 一种超薄mosfet芯片封装结构 - Google Patents
一种超薄mosfet芯片封装结构 Download PDFInfo
- Publication number
- CN204741017U CN204741017U CN201520533185.2U CN201520533185U CN204741017U CN 204741017 U CN204741017 U CN 204741017U CN 201520533185 U CN201520533185 U CN 201520533185U CN 204741017 U CN204741017 U CN 204741017U
- Authority
- CN
- China
- Prior art keywords
- mosfet chip
- ultra
- layer
- thin
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
本实用新型涉及一种超薄MOSFET芯片封装结构,所述封装结构包括MOSFET芯片,所述MOSFET芯片的电极面具有第一层绝缘保护层且露出导通部分,导电线路层被引导到晶圆的沟槽侧壁,第二层绝缘保护层覆盖晶圆电极面上的导电线路层和所述第一层绝缘保护层之上,将需要导通部分暴露出来,在其上制作导电的凸点。
Description
技术领域
本实用新型涉及芯片封装领域,具体涉及一种超薄MOSFET芯片封装结构。
背景技术
随着消费电子轻小化、低功耗以及功能的多样化趋势,要求主板上集成的器件越来越多,预留给器件的空间越来越小,封装后的芯片必须轻薄短小,从而为设计者在小型化和高性能之间提供更大的选择空间。
MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性,近年来被广泛应用在大量电子设备中,包括电源、汽车电子、计算机和智能手机中等。目前MOSFET封装主要是TO、SOT、SOP、QFP、QFN等形式,这类封装都是将芯片包裹在塑封体内,塑封本身增加了器件尺寸,不符合半导体向轻、短、薄、小方向发展的要求,而且无法将芯片工作时产生的热量及时导走或散去,制约了MSOFET性能提升,另外就封装工艺而言,这类封装都是基于单颗芯片进行,存在生产效率低、封装成本高的问题。
MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能和电流的传导电阻,电流的传导电阻取决于传导路径长短(即与于芯片的厚度密切相关),散热性能的好坏又主要取决于封装形式。针对目前MOSFET存在问题,有人提出采用WLCSP与TSV相结合的封装工艺。垂直MOSFET器件典型地努力通过将漏极置于与源极接点(源极触点,source contact)的表面相反(opposite)的表面上来实现低的RDS(on)。通过将漏极置于与源极接点相反的表面上,缩短了用于电流的传导通路(导电路径,conduction path),这使得RDS(on)降低。然而,将漏极和漏极接点置于与放置源极接点的表面相反(并且不同)的表面上,对于晶圆级芯片规模封装(WLCSP),因为必须向该封装体的两个侧面提供电子连接。当利用WLCSP来封装晶体管时,需要将所有接点(包括源极接点、漏极接点和栅极接点)置于封装体的相同侧面(同一个侧面,same side)上。这种类型的构造允许利用在WLCSP的一个表面上的连接于各个晶体管端子(接线端,terminal)的焊球而容易地连接至电路板布线(circuit boardtrace)。但是WLCSP和TSV相结合的封装工艺复杂,良率低,成本很高。
实用新型内容
本实用新型的目的在于克服上述封装的问题,本发明提供的一种超薄MOSFET芯片封装结构,使得所属的封装结构工艺简单,可进行晶圆级加工,效率高,周期短,良率高,封装的体积比较小,具有非常低的漏源接通电阻优异电性能和很好的散热性能。
为实现上述目的,本实用新型所采用的技术方案是:
一种超薄MOSFET芯片封装结构,所述封装结构包括MOSFET芯片,所述MOSFET芯片的电极面具有第一层绝缘保护层且露出导通部分,晶圆的侧壁挖掘出连接到晶圆背面的通孔,且导电线路层被引导通过通孔,第二层绝缘保护层覆盖晶圆电极面上的导电线路层和所述第一层绝缘保护层之上,将需要导通部分暴露出来,在其上制作导电的凸点。
所述MOSFET芯片上的所述凸点包括单一结构或多层结构,成分包括单一金属或金属合金。
所述MOSFET芯片的背面可减薄到预定的厚度。
所述MOSFET芯片的背面还包括一层导电层。
本实用新型的优点和有益效果在于:芯片背面通过导电层与载板焊盘进行连接,减少漏源的接通电阻。
附图说明
图1是本实用新型的超薄MOSFET芯片封装结构的结构示意图。
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案,而不能以此来限制本实用新型的保护范围。
本发明提供的超薄厚度的MOSFET芯片封装结构,一种超薄MOSFET芯片封装结构,所述封装结构包括MOSFET芯片100,所述MOSFET芯片100的电极面具有第一层绝缘保护层200且露出导通部分,晶圆的侧壁挖掘出连接到晶圆背面的通孔300,且导电线路层400被引导通过通孔300,第二层绝缘保护层500覆盖晶圆电极面上的导电线路层400和所述第一层绝缘保护层200上,将需要导通部分暴露出来,在其上制作导电的凸点600。所述MOSFET芯片100上的所述凸点600包括单一结构或多层结构,成分包括单一金属或金属合金。所述MOSFET芯片100的背面可减薄到预定的厚度。所述MOSFET芯片的背面还包括一层导电层800。具体地实现工艺如下:在MOSFET晶圆100电极面制作一层绝缘保护层200,通过曝光显影、激光刻蚀或者湿法腐蚀等方式将需要导通部的部分暴露出来,对MOSFET晶圆100划片槽区域进行预切割一定深度(15-500um)的沟槽300,并通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路层400,将导电线路层引到沟槽侧壁,然后再制作一层绝缘保护层500,通过曝光显影、激光刻蚀或者湿法腐蚀等方式将需要导通部的部分暴露出来,再通过化学沉积、印刷或者植球等方式制作导电的凸点600,凸点包括单一结构或者多层结构,成分包括单一金属或者金属合金,然后进行背面减薄到预定的厚度让单颗芯片分离开来,再通过印刷、喷射、旋涂、化学沉积等方式制作背面导电层800,将MOSFET芯片与磨片膜进行分离。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (4)
1.一种超薄MOSFET芯片封装结构,所述封装结构包括MOSFET芯片(100),其特征在于,所述MOSFET芯片(100)的电极面具有第一层绝缘保护层(200)且露出导通部分,晶圆的侧壁挖掘出连接到晶圆背面的通孔(300),且导电线路层(400)被引导通过通孔(300),第二层绝缘保护层(500)覆盖晶圆电极面上的导电线路层(400)和所述第一层绝缘保护层(200)之上,将需要导通部分暴露出来,在其上制作导电的凸点(600)。
2.如权利要求1所述的超薄MOSFET芯片封装结构,其特征在于,所述MOSFET芯片(100)上的所述凸点(600)包括单一结构或多层结构,成分包括单一金属或金属合金。
3.如权利要求1所述的超薄MOSFET芯片封装结构,其特征在于,所述MOSFET芯片(100)的背面可减薄到预定的厚度。
4.如权利要求1所述的超薄MOSFET芯片封装结构,其特征在于,所述MOSFET芯片的背面还包括一层导电层(800)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520533185.2U CN204741017U (zh) | 2015-07-21 | 2015-07-21 | 一种超薄mosfet芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520533185.2U CN204741017U (zh) | 2015-07-21 | 2015-07-21 | 一种超薄mosfet芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204741017U true CN204741017U (zh) | 2015-11-04 |
Family
ID=54422740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520533185.2U Active CN204741017U (zh) | 2015-07-21 | 2015-07-21 | 一种超薄mosfet芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204741017U (zh) |
-
2015
- 2015-07-21 CN CN201520533185.2U patent/CN204741017U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237281B (zh) | 半导体器件及其制造方法 | |
US7768108B2 (en) | Semiconductor die package including embedded flip chip | |
US8466561B2 (en) | Semiconductor module with a power semiconductor chip and a passive component and method for producing the same | |
US8544755B2 (en) | Subscriber identity module (SIM) card | |
US8547068B2 (en) | Protection circuit module and secondary battery including the protection circuit module | |
TW200705519A (en) | Semiconductor package without chip carrier and fabrication method thereof | |
KR20140080136A (ko) | 반도체 패키지 | |
TW200627562A (en) | Chip electrical connection structure and fabrication method thereof | |
US8575737B2 (en) | Direct contact semiconductor package with power transistor | |
CN105870098B (zh) | Mosfet封装结构及其制作方法 | |
TW200603352A (en) | Semiconductor device | |
US8278154B2 (en) | Method of fabricating a semiconductor device package including a heat radiation plate | |
JP2009176978A5 (zh) | ||
US8963303B2 (en) | Power electronic device | |
JP2000082816A (ja) | 低電力実装設計 | |
US11545464B2 (en) | Diode for use in testing semiconductor packages | |
NZ587889A (en) | Semiconductor device, and communication apparatus and electronic apparatus having the same | |
CN204792701U (zh) | 一种超薄的mosfet封装结构 | |
CN201946588U (zh) | 一种功率半导体器件的封装结构 | |
CN106952880A (zh) | 半导体装置及使用其的便携式设备 | |
US8865523B2 (en) | Semiconductor package and fabrication method thereof | |
CN104979222A (zh) | 一种超薄的mosfet封装结构及封装方法 | |
CN204741017U (zh) | 一种超薄mosfet芯片封装结构 | |
CN204792766U (zh) | 一种mosfet芯片封装结构 | |
CN204792769U (zh) | 一种mosfet芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |