CN204792769U - 一种mosfet芯片封装结构 - Google Patents
一种mosfet芯片封装结构 Download PDFInfo
- Publication number
- CN204792769U CN204792769U CN201520531142.0U CN201520531142U CN204792769U CN 204792769 U CN204792769 U CN 204792769U CN 201520531142 U CN201520531142 U CN 201520531142U CN 204792769 U CN204792769 U CN 204792769U
- Authority
- CN
- China
- Prior art keywords
- support plate
- mosfet chip
- chip
- mosfet
- salient point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种MOSFET芯片封装结构,封装结构包括单颗MOSFET芯片,载板,所述单颗MOSFET芯片正面通过其上的凸点与载板上的载板焊盘进行连接,单颗MOSFET芯片和载板之间具有填充物,且所述单颗MOSFET芯片背面通过导电层也与所述载板焊盘进行连接,且导电层覆盖于MOSFET芯片背面和芯片与载板之间的一部分填充物的表面,芯片正面还包括与凸点连接的导电线路层。
Description
技术领域
本实用新型涉及芯片封装领域,具体涉及一种MOSFET芯片封装结构。
背景技术
随着消费电子轻小化、低功耗以及功能的多样化趋势,要求主板上集成的器件越来越多,预留给器件的空间越来越小,封装后的芯片必须轻薄短小,从而为设计者在小型化和高性能之间提供更大的选择空间。
MOSFET(金属氧化物半导体场效应管)是利用电场效应来控制半导体的场效应晶体管。由于MOSFET具有可实现低功耗电压控制的特性,近年来被广泛应用在大量电子设备中,包括电源、汽车电子、计算机和智能手机中等。目前MOSFET封装主要是TO、SOT、SOP、QFP、QFN等形式,这类封装都是将芯片包裹在塑封体内,塑封本身增加了器件尺寸,不符合半导体向轻、短、薄、小方向发展的要求,而且无法将芯片工作时产生的热量及时导走或散去,制约了MSOFET性能提升,另外就封装工艺而言,这类封装都是基于单颗芯片进行,存在生产效率低、封装成本高的问题。
MOSFET性能特别是电流承载能力的优劣很大程度上取决于散热性能和电流的传导电阻,电流的传导电阻取决于传导路径长短(即与于芯片的厚度密切相关),散热性能的好坏又主要取决于封装形式。针对目前MOSFET存在问题,有人提出采用WLCSP与TSV相结合的封装工艺。垂直MOSFET器件典型地努力通过将漏极置于与源极接点(源极触点,sourcecontact)的表面相反(opposite)的表面上来实现低的RDS(on)。通过将漏极置于与源极接点相反的表面上,缩短了用于电流的传导通路(导电路径,conductionpath),这使得RDS(on)降低。然而,将漏极和漏极接点置于与放置源极接点的表面相反(并且不同)的表面上,对于晶圆级芯片规模封装(WLCSP),因为必须向该封装体的两个侧面提供电子连接。当利用WLCSP来封装晶体管时,需要将所有接点(包括源极接点、漏极接点和栅极接点)置于封装体的相同侧面(同一个侧面,sameside)上。这种类型的构造允许利用在WLCSP的一个表面上的连接于各个晶体管端子(接线端,terminal)的焊球而容易地连接至电路板布线(circuitboardtrace)。但是WLCSP和TSV相结合的封装工艺复杂,良率低,成本很高。
实用新型内容
本实用新型的目的在于克服上述封装的问题,本发明提供的一种MOSFET芯片封装结构,使得所属的封装结构工艺简单,可进行芯片级加工,效率高,周期短,良率高,封装的体积比较小,具有非常低的漏源接通电阻优异电性能和很好的散热性能。
为实现上述目的,本实用新型所采用的技术方案是:
一种MOSFET芯片封装结构,封装结构包括单颗MOSFET芯片,载板,所述单颗MOSFET芯片正面通过其上的凸点与载板上的载板焊盘进行连接,且所述单颗MOSFET芯片背面通过导电层也与所述载板焊盘进行连接,并在单颗MOSFET芯片和载板之间具有填充物,且导电层覆盖于MOSFET芯片背面和芯片与载板之间的一部分填充物的表面,芯片正面还包括与凸点连接的导电线路层。
所述单颗MOSFET芯片上的所述凸点包括单一结构或多层结构,成本包括单一金属或金属合金。
所述载板为基板、PCB板或者金属框架。
所述MOSFET芯片的电极面在导电线路层下还包括一层绝缘保护层。
本实用新型的优点和有益效果在于:芯片背面通过导电层与载板焊盘进行连接,减少漏源的接通电阻。
附图说明
图1是本实用新型的MOSFET芯片封装结构的结构示意图。
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案,而不能以此来限制本实用新型的保护范围。
封装结构包括MOSFET芯片100,载板500,芯片正面通过凸点与载板焊盘501进行连接,芯片背面通过导电层与载板焊盘501进行连接,减少漏源的接通电阻。封装结构包括MOSFET芯片100,载板500,所述MOSFET芯片100正面通过其上的凸点400与载板500上的载板焊盘501进行连接,MOSFET芯片100和载板500之间具有填充物600,且所述MOSFET芯片100背面通过导电层700也与所述载板焊盘501进行连接,且导电层700覆盖于MOSFET芯片背面和芯片100与载板500之间的一部分填充物600的表面,芯片正面还包括与凸点400连接的导电线路层300。所述MOSFET芯片100上的所述凸点400包括单一结构或多层结构,成分包括单一金属或金属合金。所述载板500为基板、PCB板或者金属框架。所述MOSFET芯片的电极面在导电线路层300下还包括一层绝缘保护层200。具体的结构通过如下方式进行连接:在MOSFET芯片100电极面制作一层绝缘保护层200,通过曝光显影、激光刻蚀或者湿法腐蚀等方式将需要导通部的部分暴露出来,并通过溅射腐蚀、化学沉积、印刷或者喷涂的方式制作导电线路层300,通过化学沉积、印刷或者植球等方式制作导电的凸点400,凸点包括单一结构或者多层结构,成分包括单一金属或者金属合金,然后进行背面研磨和切割让单颗芯片分离开来,将MOSFET芯片贴装在基板、PCB板或者金属框架等载板500上,通过填充、塑封等方式制作填充物600,再通过印刷、喷射、旋涂、化学沉积等方式制作背面导电层700,导电层700与载板上电极501连接,且导电层700覆盖于MOSFET芯片背面和芯片100与载板500之间的一部分填充物600的表面。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (4)
1.一种MOSFET芯片封装结构,封装结构包括单颗MOSFET芯片(100),载板(500),其特征在于,所述单颗MOSFET芯片(100)正面通过其上的凸点(400)与载板(500)上的载板焊盘(501)进行连接,单颗MOSFET芯片(100)和载板(500)之间具有填充物(600),且所述单颗MOSFET芯片(100)背面通过导电层(700)也与所述载板焊盘(501)进行连接,且导电层(700)覆盖于MOSFET芯片背面和芯片(100)与载板(500)之间的一部分填充物(600)的表面,芯片正面还包括与凸点(400)连接的导电线路层(300)。
2.如权利要求1所述的MOSFET芯片封装结构,其特征在于,所述单颗MOSFET芯片(100)上的所述凸点(400)包括单一结构或多层结构,成分包括单一金属或金属合金。
3.如权利要求1所述的MOSFET芯片封装结构,其特征在于,所述载板(500)为基板、PCB板或者金属框架。
4.如权利要求1所述的MOSFET芯片封装结构,其特征在于,所述MOSFET芯片的电极面在导电线路层(300)下还包括一层绝缘保护层(200)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520531142.0U CN204792769U (zh) | 2015-07-21 | 2015-07-21 | 一种mosfet芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520531142.0U CN204792769U (zh) | 2015-07-21 | 2015-07-21 | 一种mosfet芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204792769U true CN204792769U (zh) | 2015-11-18 |
Family
ID=54532764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520531142.0U Active CN204792769U (zh) | 2015-07-21 | 2015-07-21 | 一种mosfet芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204792769U (zh) |
-
2015
- 2015-07-21 CN CN201520531142.0U patent/CN204792769U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102237281B (zh) | 半导体器件及其制造方法 | |
CN101971332B (zh) | 包括嵌入倒装芯片的半导体管芯封装 | |
CN101996895B (zh) | 半导体器件及其制造方法 | |
CN101996896B (zh) | 半导体器件及其制造方法 | |
TW200627562A (en) | Chip electrical connection structure and fabrication method thereof | |
CN101996894A (zh) | 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法 | |
TW200731438A (en) | Flip chip MLP with conductive ink | |
US8569895B2 (en) | Semiconductor device and method of forming mold underfill using dispensing needle having same width as semiconductor die | |
TW200802828A (en) | Semiconductor device | |
US8093695B2 (en) | Direct contact leadless flip chip package for high current devices | |
TW200603352A (en) | Semiconductor device | |
CN201946588U (zh) | 一种功率半导体器件的封装结构 | |
NZ587889A (en) | Semiconductor device, and communication apparatus and electronic apparatus having the same | |
JP2009176978A5 (zh) | ||
US8963303B2 (en) | Power electronic device | |
CN106952880A (zh) | 半导体装置及使用其的便携式设备 | |
US9379088B2 (en) | Stacked package of voltage regulator and method for fabricating the same | |
CN204792701U (zh) | 一种超薄的mosfet封装结构 | |
US20110292612A1 (en) | Electronic device having electrically grounded heat sink and method of manufacturing the same | |
CN204792766U (zh) | 一种mosfet芯片封装结构 | |
CN204792769U (zh) | 一种mosfet芯片封装结构 | |
CN104979222A (zh) | 一种超薄的mosfet封装结构及封装方法 | |
CN204857708U (zh) | 一种mosfet芯片封装结构 | |
CN204792770U (zh) | 一种mosfet芯片封装结构 | |
CN204792802U (zh) | 一种mosfet芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |