CN204516738U - 集成传感器的封装结构 - Google Patents

集成传感器的封装结构 Download PDF

Info

Publication number
CN204516738U
CN204516738U CN201520231806.1U CN201520231806U CN204516738U CN 204516738 U CN204516738 U CN 204516738U CN 201520231806 U CN201520231806 U CN 201520231806U CN 204516738 U CN204516738 U CN 204516738U
Authority
CN
China
Prior art keywords
asic chip
sensor
substrate
chip
shielding construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520231806.1U
Other languages
English (en)
Inventor
端木鲁玉
张俊德
宋青林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goertek Microelectronics Inc
Original Assignee
Goertek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goertek Inc filed Critical Goertek Inc
Priority to CN201520231806.1U priority Critical patent/CN204516738U/zh
Application granted granted Critical
Publication of CN204516738U publication Critical patent/CN204516738U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本实用新型公开了一种集成传感器的封装结构，包括：第一基板和第一外壳，所述第一外壳与所述第一基板围成第一封装腔体；设置在所述第一封装腔体内的多个传感器，每个所述传感器均包括MEMS传感器芯片和与所述MEMS传感器芯片电连接的ASIC芯片；在所述第一封装腔体的内部，至少一个所述传感器的ASIC芯片的外部设有屏蔽结构。本实用新型通过对集成传感器中的容易受到干扰的ASIC芯片的外部设置屏蔽结构，使其与其它传感器单元隔离封装，避免集成传感器中的其它传感器单元对其影响干扰，有效提升了该传感器单元的性能和集成传感器的整体性能。

Description

集成传感器的封装结构
技术领域
本实用新型涉及一种集成传感器的封装结构。
背景技术
集成传感器是一种内部集成了多个传感器单元的传感器芯片(例如由压力传感器单元和温度传感器单元集成的集成传感器)，并且作为一个能够同时实现多种传感功能的独立的芯片进行使用。目前集成传感器的封装一般是将其各个传感器单元的MEMS传感器芯片和ASIC芯片贴装于基板上，最终封装在一个腔体内进行集成，例如图1和图2所示：外壳2覆盖在第一基板1上围成一个大的腔体，腔体内设置有贴装在第一基板1上的两个传感器单元。其中一个传感器单元包括MEMS传感器芯片3和ASIC芯片5，两者之间通过引线4电连接，AISC芯片5通过引线连接至第一基板1。另一个传感器单元包括MEMS传感器芯片8和ASIC芯片7，两者之间同样通过引线电连接，AISC芯片7通过引线连接至第一基板1。外壳2设有传感器单元传感所需的开口6，第一基板1的背面设有焊盘9，传感器单元通过焊盘9与外部电路电连接。
现有集成传感器的这种封装方式是将集成传感器的全部传感器单元封装在一个腔体内，对于其中某些容易受到干扰的ASIC芯片，其它传感器单元会对其造成电、磁、热、光的干扰，严重影响该传感器单元的性能和集成传感器的整体性能。
实用新型内容
本实用新型的目的是提供一种在集成传感器中屏蔽某些ASIC芯片以防止其受到其它传感器单元的干扰的新的技术方案。
本实用新型提出了一种集成传感器的封装结构，包括：第一基板和第一外壳，所述第一外壳与所述第一基板围成第一封装腔体；设置在所述第一封装腔体内的多个传感器，每个所述传感器均包括MEMS传感器芯片和与所述MEMS传感器芯片电连接的ASIC芯片；在所述第一封装腔体的内部，至少一个所述传感器的ASIC芯片的外部设有屏蔽结构。
优选的，所述屏蔽结构包括包裹ASIC芯片电连接部分的绝缘胶和完全覆盖ASIC芯片的导电胶屏蔽罩。
优选的，设有屏蔽结构的ASIC芯片在其底部与所述第一基板上的电路电连接，并且通过所述第一基板上的电路分别与其对应的MEMS传感器芯片和外部电路电连接。
优选的，所述屏蔽结构包括设置于ASIC芯片外部的第二外壳，所述第二外壳和所述第一基板围成第二封装腔体以将ASIC芯片隔离的封装在所述第二封装腔体内部。
优选的，多个所述传感器中的敏感传感器的ASIC芯片的外部设有所述屏蔽结构，或者为干扰源的传感器的ASIC芯片的外部设有所述屏蔽结构。
优选的，多个所述传感器包括压力传感器、麦克风、以及湿度传感器；其中，所述麦克风的ASIC芯片和所述湿度传感器的ASIC芯片的外部分别设有所述屏蔽结构，或者所述压力传感器的ASIC芯片的外部设有所述屏蔽结构。
优选的，所述传感器直接设置于所述第一基板上或者通过第二基板设置于所述第一基板上。
本实用新型通过对集成传感器中的容易受到干扰的ASIC芯片的外部设置屏蔽结构，使其与其它传感器单元隔离封装，避免集成传感器中的其它传感器单元对其影响干扰，有效提升了该传感器单元的性能和集成传感器的整体性能。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。
图1、2是现有集成传感器封装结构的结构示意图。
图3、4是本实用新型集成传感器的封装结构的第一实施例的结构示意图。
图5是本实用新型集成传感器的封装结构的第二实施例的结构示意图。
图6是本实用新型集成传感器的封装结构的第三实施例的结构示意图。
图7是本实用新型集成传感器的封装结构的制造工序的示意图。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
集成传感器中包括多个传感器单元，其中某些传感器单元相对更为敏感，即更容易受到集成传感器中的其它传感器单元的干扰，这些容易受到其它传感器单元干扰的传感器单元为“敏感传感器”，会对敏感传感器造成干扰的传感器单元为“为干扰源的传感器”。本实用新型可以对这些敏感传感器的ASIC芯片设置屏蔽结构，也可以对为干扰源的传感器的ASIC芯片设置屏蔽结构。例如在一个包括压力传感器、麦克风、以及湿度传感器的集成传感器中，压力传感器会释放电磁信号和热能成为干扰源，麦克风的ASIC芯片会容易被压力传感器释放出的电磁信号所干扰，湿度传感器的ASIC芯片会容易被压力传感器释放出的热能所干扰，所以本实用新型会分别在麦克风的ASIC芯片和湿度传感器的ASIC芯片的外部设置屏蔽结构；或者，在另一实施例中也可以在为干扰源的压力传感器的ASIC芯片的外部设置屏蔽结构，这样也能够达到屏蔽压力传感器对其它传感器的干扰的技术效果。在本实用新型公开的基础上，本领域技术人员可以根据实际应用产品和环境确定其它敏感的需要屏蔽的ASIC芯片，这些也应当属于本实用新型的保护范围内。
参考图3和图4所示为集成传感器封装结构的第一实施例，包括：第一基板1和第一外壳2，第一外壳2与第一基板1围成第一封装腔体。设置在第一封装腔体内的两个传感器单元，第二传感器单元包括MEMS传感器芯片8和ASIC芯片7，两者之间通过一引线电连接，AISC芯片7同样通过一引线连接至第一基板1。第一传感器单元包括MEMS传感器芯片3和ASIC芯片5，AISC芯片5通过焊接或者金属打线等方式在AISC芯片5的底部与第一基板1上的电路电连接，MEMS传感器芯片3通过引线4同样连接至第一基板1上的电路，这样ASIC芯片5就可以分别通过第一基板1上的电路分别与其对应的MEMS传感器芯片3以及外部电路电连接，这样的连接方式有利于后续对ASIC芯片5进行屏蔽处理。在第一实施例中，对于ASIC芯片5的屏蔽是通过绝缘胶11和导电胶屏蔽罩10实现，只需要先在ASIC芯片5的底部的注入绝缘胶11以包裹ASIC芯片5的电连接部分，再从上方注入导电胶完全覆盖ASIC芯片5就可以形成屏蔽ASIC芯片5的导电胶屏蔽罩10。第一外壳2设有传感器单元传感所需的开口6，第一基板1的背面设有焊盘9，两个传感器单元通过焊盘9与外部电路电连接。
参考图5所示为集成传感器封装结构的第二实施例，和图3所示的第一实施例的不同之处在于，对于ASIC芯片5的屏蔽是通过第二外壳14实现，第二外壳14和第一基板1围成第二封装腔体以将ASIC芯片5隔离的封装在第二封装腔体内部。
参考图6所示为集成传感器封装结构的第三实施例，和图3所示的第一实施例的不同之处在于，第二传感器单元不是直接设置于第一基板1上而是通过第二基板15间接设置于第一基板1上，该传感器单元贴装于第二基板15上，通过第一基板1背面的焊盘9与外部电路电连接。在该传感器单元的装配、工作过程中，外部应力传递至第一基板1然后由第二基板15缓冲卸掉，保护了该传感器单元，使该传感器单元性能更稳定。特别对于压力传感器单元，第二基板15作为缓冲部的结构设计，避免了外部应力对压力传感器产生影响而导致压力传感器数据误差，提高了压力传感器单元的灵敏度。
其中，第一外壳2和第二外壳14可以为金属外壳或者由基板组成的外壳。
上述实施例中，各个芯片需要单独贴装和电连接，工序多效率低，不良隐患剧增，并且各个芯片之间需要留出组装安全空间，浪费产品总体空间。为了能够更好的实现腔体的分立，本实用新型还可以将传感器单元进行集成设计，以减少空间浪费，优化加工工序，提升封装效率和产品良率。本实用新型提供了以下三种集成方式：1.将一个传感器单元的MEMS传感器芯片和ASIC芯片集成在一起。2.将互不干扰的传感器单元的ASIC芯片集成在一起。3.将互不干扰的传感器单元的MEMS传感器芯片集成在一起。
图7是本实用新型集成传感器的封装结构的制造工序的示意图，包括以下步骤：
S1、提供多个传感器和基板，每个传感器均包括MEMS传感器芯片和ASIC芯片；
S2、将待屏蔽的ASIC芯片和其对应的MEMS传感器芯片贴装在基板上并且完成相应的电连接；
S3、用绝缘胶包裹待屏蔽的ASIC芯片的电连接部分，然后用导电胶从上方完全覆盖待屏蔽的ASIC芯片；或者，用第二外壳和基板围成第二封装腔体以将待屏蔽的ASIC芯片隔离的封装在第二封装腔体内部。
S4、将其它传感器贴装在基板上并且完成相应的电连接；
S5、用第一外壳和基板围成第一封装腔体将全部传感器封装在内。
其中，步骤S4还可以位于步骤S2之前或位于步骤S3之前。
其中，在步骤S2中，令待屏蔽的ASIC芯片在其底部与基板上的电路电连接，并且通过基板上的电路分别与其对应的MEMS传感器芯片和外部电路电连接。
其中，传感器可以直接设置于第一基板上或者通过第二基板设置于第一基板上。
其中，第一外壳和第二外壳可以为金属外壳或者由基板组成的外壳。
本实用新型通过对集成传感器中的容易受到干扰的ASIC芯片的外部设置屏蔽结构，使其与其它传感器单元隔离封装，避免集成传感器中的其它传感器单元对其影响干扰，有效提升了该传感器单元的性能和集成传感器的整体性能。特别是可以通过导电胶形成屏蔽ASIC芯片的屏蔽罩，工艺上容易实施并且屏蔽效果好。
虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。

Claims (7)

1.一种集成传感器的封装结构，其特征在于，包括：
第一基板和第一外壳，所述第一外壳与所述第一基板围成第一封装腔体；
设置在所述第一封装腔体内的多个传感器，每个所述传感器均包括MEMS传感器芯片和与所述MEMS传感器芯片电连接的ASIC芯片；
在所述第一封装腔体的内部，至少一个所述传感器的ASIC芯片的外部设有屏蔽结构。
2.根据权利要求1所述的结构，其特征在于，所述屏蔽结构包括包裹ASIC芯片电连接部分的绝缘胶和完全覆盖ASIC芯片的导电胶屏蔽罩。
3.根据权利要求2所述的结构，其特征在于，设有屏蔽结构的ASIC芯片在其底部与所述第一基板上的电路电连接，并且通过所述第一基板上的电路分别与其对应的MEMS传感器芯片和外部电路电连接。
4.根据权利要求1所述的结构，其特征在于，所述屏蔽结构包括设置于ASIC芯片外部的第二外壳，所述第二外壳和所述第一基板围成第二封装腔体以将ASIC芯片隔离的封装在所述第二封装腔体内部。
5.根据权利要求1-4任一项所述的结构，其特征在于，多个所述传感器中的敏感传感器的ASIC芯片的外部设有所述屏蔽结构，或者为干扰源的传感器的ASIC芯片的外部设有所述屏蔽结构。
6.根据权利要求1-4任一项所述的结构，其特征在于，多个所述传感器包括压力传感器、麦克风、以及湿度传感器；其中，所述麦克风的ASIC芯片和所述湿度传感器的ASIC芯片的外部分别设有所述屏蔽结构，或者所述压力传感器的ASIC芯片的外部设有所述屏蔽结构。
7.根据权利要求1-4任一项所述的结构，其特征在于，所述传感器直接设置于所述第一基板上或者通过第二基板设置于所述第一基板上。
CN201520231806.1U 2015-04-16 2015-04-16 集成传感器的封装结构 Active CN204516738U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520231806.1U CN204516738U (zh) 2015-04-16 2015-04-16 集成传感器的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520231806.1U CN204516738U (zh) 2015-04-16 2015-04-16 集成传感器的封装结构

Publications (1)

Publication Number Publication Date
CN204516738U true CN204516738U (zh) 2015-07-29

Family

ID=53714685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520231806.1U Active CN204516738U (zh) 2015-04-16 2015-04-16 集成传感器的封装结构

Country Status (1)

Country Link
CN (1) CN204516738U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779213A (zh) * 2015-04-16 2015-07-15 歌尔声学股份有限公司 集成传感器的封装结构和封装方法
WO2022000645A1 (zh) * 2020-06-30 2022-01-06 瑞声声学科技(深圳)有限公司 麦克风

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779213A (zh) * 2015-04-16 2015-07-15 歌尔声学股份有限公司 集成传感器的封装结构和封装方法
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法
WO2022000645A1 (zh) * 2020-06-30 2022-01-06 瑞声声学科技(深圳)有限公司 麦克风

Similar Documents

Publication Publication Date Title
CN104779213A (zh) 集成传感器的封装结构和封装方法
CN104766831B (zh) 一种集成传感器的封装结构
CN104779214A (zh) 集成传感器的封装结构
CN104891418B (zh) Mems压力传感器、mems惯性传感器集成结构
CN204464255U (zh) 集成传感器的封装结构
CN104900599A (zh) 集成传感器的封装结构和封装方法
CN208094792U (zh) 集成式传感器
CN208691560U (zh) Mems麦克风
CN204516738U (zh) 集成传感器的封装结构
EP3930194A1 (en) Capacitance detection apparatus and electronic device
CN110783318B (zh) 一种传感器封装结构以及电子设备
CN211056708U (zh) 硅麦克风封装结构
CN103663352B (zh) 一种mems麦克风封装结构及封装方法
CN203845811U (zh) 多功能传感器
CN207061864U (zh) 一种芯片的安装结构
CN204464257U (zh) 集成传感器的封装结构
CN204464258U (zh) 一种集成传感器的封装结构
TW202119575A (zh) 封裝結構及其製作方法
CN206056832U (zh) 压力传感器
US11070008B2 (en) Sensor with circuit protection module
CN209626212U (zh) 一种wlp器件
CN204550044U (zh) 含有传感器单元的模组的封装结构
CN203025654U (zh) 光学鼠标传感器封装和无线鼠标
CN106373944A (zh) 一种风速仪和气压计的集成装置
CN202749369U (zh) 一种红外遥控放大器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268

Patentee after: Goertek Inc.

Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268

Patentee before: Goertek Inc.

TR01 Transfer of patent right

Effective date of registration: 20200605

Address after: 266104 room 103, 396 Songling Road, Laoshan District, Qingdao, Shandong Province

Patentee after: Goer Microelectronics Co.,Ltd.

Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268

Patentee before: GOERTEK Inc.

TR01 Transfer of patent right