CN204480250U - 一种rram存储单元中可变电阻仿真建模电路 - Google Patents
一种rram存储单元中可变电阻仿真建模电路 Download PDFInfo
- Publication number
- CN204480250U CN204480250U CN201520065821.3U CN201520065821U CN204480250U CN 204480250 U CN204480250 U CN 204480250U CN 201520065821 U CN201520065821 U CN 201520065821U CN 204480250 U CN204480250 U CN 204480250U
- Authority
- CN
- China
- Prior art keywords
- control switch
- votage control
- resistance
- circuit
- votage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型涉及一种RRAM存储单元中可变电阻仿真建模电路，包括状态检测电路、状态判断控制电路和状态转换电路，状态检测电路用于将可变电阻两端的净电压脉冲VR进行延迟处理得到电压信号VR_DL；状态判断控制电路用于将电压信号VR_DL与状态翻转阈值电压(Vset，Vreset)进行比较，确定可变电阻的翻转状态；状态转换电路用于根据确定的可变电阻的翻转状态确定可变电阻的等效阻值。本实用新型解决了现有的仿真建模方法存在仿真时间长、产生仿真文件大的技术问题，本实用新型能够较为真实的拟合可变电阻的电气特性，反映可变电阻的在不同工作条件下的记忆或存储信息的特性。
Description
技术领域
本实用新型涉及一种RRAM存储单元中可变电阻仿真建模电路。
背景技术
阻变型随机存储器(RRAM)是一种新型的非易失性信息存储技术，其存储单元是由一种金属氧化物(例如WOx,HfOx,TiOx,NiOx等)实现的可变电阻。
根据对可变电阻的实际测量数据，通过模型建立的方法是能够较为真实的拟合可变电阻的直流和交流电气特性，反映可变电阻在不同工作条件下的记忆或存储信息的特性。建立的仿真模型，可服务于电阻型随机存储器存储单元设计的仿真验证，有效地帮助设计者判定存储单元外围电路工作条件是否正确，提高存储器芯片设计的可靠性，从而加速了存储器芯片的研发过程，节约了研发成本。
现有的模型建立的方法，如学术论文：《一种阻变存储单元Hspice模型设计》；陈怡等；复旦大学学报(自然科学版)，2011年8月，第50卷，第4期，如图1、2为其原理图及电流电压关系曲线其中：图1a为状态转换电路，包括电阻Rset、Rreset和开关S0、S1；图1b为状态转换控制电路，包括开关S1/SB1、S2/S2B、电阻电容R1/C1、R2/C2、比较器CMP1/CMP2、参考激励源VSET/VREST及RS锁存器(2个或非门和1个非门)。
工作原理：
当可变电阻两端的电压Vin>VSET，比较器CMP1输出使得RS锁存器的Q端(即信号A)和QB端(即信号B)分别为高和低,打开SET通路(备注：原文中状态转换电路的开关控制信号接反了，即信号A应该控制与电阻Rset串联的开关S1，同时信号B应该控制与电阻Rreset串联的开关S0)；此时，可变电阻的阻值等于Rset的阻值；
当Vin>VRESET，比较器CMP2输出使得RS锁存器的Q端(即信号A)和QB端(即信号B)分别为低和高，打开RESET通路；此时，可变电阻的阻值等于Rreset的阻值。
虽然上述文献中方法能够较为真实的拟合可变电阻的电气特性，反映可变电阻的在不同工作条件下的记忆或存储信息的特性。但是还存在以下缺点：1)此模型中分立元器件的个数较多；在对大容量的存储器设计进行仿真验证时，由于仿真器要对每一个器件(电阻，电容，MOS管等)的每一个参数进行计算，从而需要更长的仿真时间；当对多个工艺、温度情况的工作条件进行仿真验证时，这将很大程度上延长了芯片的研发周期，增加芯片研发成本；同时，产生的仿真结果文件较大，将会占用更多的磁盘空间(一般分配给项目的磁盘空间有限)；2)此模型并未指明比较器的实现方式；若用MOS管实现，将会进一步增加此模型的分立器件数；3)此模型并没有反映出实际可变电阻存储状态转换所需的时间延迟信息；4)此模型并未对状态控制中开关S1/S1B、S2/S2B的工作原理进行说明，不明确是否还需要辅助电路；5)此模型也未提及支持Mente Carlo分析(工艺生产良率分析)。
发明内容
为了解决现有的仿真建模方法存在仿真时间长、产生仿真文件大的技术问题，本实用新型提供一种RRAM存储单元中可变电阻仿真电路。
本实用新型的技术解决方案：
一种RRAM存储单元中可变电阻仿真建模方法，其特殊之处在于：包括以下步骤：
1】对可变电阻两端的净电压脉冲VR进行延迟处理得到电压信号VR_DL，延迟时间根据可变电阻的材料确定；
2】确定可变电阻的翻转状态：
将电压信号VR_DL与状态翻转阈值电压(Vset，Vreset)进行比较：
若VR_DL>＝Vset，可变电阻的等效电阻即为Rset；
若VR_DL<＝Vreset，可变电阻的等效电阻即为Rreset；
若VR_DL<Vset且VR_DL>Vreset，可变电阻保持当前的状态不变；
其中Vset、Vreset、Rset、Rreset根据可变电阻的材料确定，Rset为可变电阻低阻态的阻值，Rreset为可变电阻高阻态的电阻值。
上述的RRAM存储单元中可变电阻仿真建模方法，其特征在于：步骤1】具体为：
当电压脉冲VR持续的时间大于等于延迟时间tdly(例如：50nS)时，电压脉冲VR信号通过，电压信号VR_DL与电压脉冲VR相等，即VR_DL＝VR；
否则，电压脉冲VR被过滤，则电压信号VR_DL＝0。
一种RRAM存储单元中可变电阻仿真建模电路，其特殊之处在于：包括状态检测电路12、状态判断控制电路13和状态转换电路14，
所述状态检测电路12用于将可变电阻两端的净电压脉冲VR进行延迟处理得到电压信号VR_DL；
所述状态判断控制电路13用于将电压信号VR_DL与状态翻转阈值电压(Vset，Vreset)进行比较，确定可变电阻的翻转状态；
所述状态转换电路14用于根据确定的可变电阻的翻转状态确定可变电阻的等效阻值。
上述状态检测电路12包括延迟电路；
所述状态判断控制电路13包括第一压控开关131、第二压控开关132、第三压控开关133、第四压控开关134以及RS锁存器135，所述第一压控开关131、第二压控开关132、第三压控开关133和第四压控开关134的控制端均与延迟电路的输出端连接，
所述第一压控开关131和第二压控开关132的一端均与RS锁存器135的S端连接；所述第一压控开关131的另一端接电源，所述第二压控开关132的另一端接地；所述第一压控开关131的控制端控制第一压控开关131的开合；所述第二压控开关132的控制端控制第二压控开关132的开合；
所述第三压控开关133和第四压控开关134的一端均与RS锁存器135的R端连接；所述第三压控开关133的另一端接电源，所述第二压控开关134的另一端接地；所述第三压控开关133的控制端控制第三压控开关133的开合；所述第四压控开关134的控制端控制第四压控开关134的开合；
所述状态转换电路14包括电阻Rset144、第五压控开关142、电阻Rreset143、第六压控开关141，所述第五压控开关142的控制端接RS锁存器135的Q端，所述第六压控开关141的控制端接RS锁存器135的端,所述电阻Rset144与第五压控开关142并联，所述电阻Rreset143与第六压控开关141并联，后串联。
上述RS锁存器135包括第一或非门、第二或非门以及非门INV，所述第一或非门的一个输入端为S端，所述第一或非门的另一个输入端接第二或非门的输出端，所述第二或非门的一个输入端为R端，所述第二或非门的另一个输入端为接第一或非门的输出端，所述第二或非门的输出端接非门的输入端。
上述状态检测电路12中的延迟电路采用Hspice仿真器库中的延迟器件，状态判断控制电路13中第一、第二、第三、第四压控开采用hspice仿真器库中的G器件实现；所述RS锁存器135采用hspice仿真器库中的G器件实现；状态转换电路14中第五、第六压控开关采用hspice仿真器库中的G器件实现。
本实用新型所具有的优点：
1、本实用新型能够较为真实的拟合可变电阻的电气特性，反映可变电阻的在不同工作条件下的记忆或存储信息的特性。
2、如表1所示，本实用新型模型电路中分立元器件的个数较少，除了电阻外，其他器件均可用Hspice仿真器库中自带的宏单元容易实现；由于宏单元为器件数学行为的描述，相关参数很少，这样Hspice仿真器的计算量减少，代码执行效率提高；特别对大容量的存储器设计进行仿真验证时，仿真器需要计算的参数相对较少，需要仿真时间也会缩短；当对多个工艺、温度情况的工作条件进行仿真验证时，可缩短验证时间，提高验证效率，从而缩短芯片的研发周期，降低芯片研发成本；同时，产生的仿真结果文件较小，占用更少的磁盘空间(一般分配给项目的磁盘空间有限)。
表1 为传统方案和本实用新型模型中器件个数对比
3、本实用新型加入状态检测电路，把不满足状态翻转条件的脉冲过滤掉，这更能准确地反映可变电阻的实际工作情况。
4、本实用新型可移植性好，即对不同材料(例如WOx,HfOx,TiOx,NiOx等)的可变电阻，只要改变相应的电气参数(Vset/Vreset、Rset/Rreset、tdly)，即可灵活方便的建立模型。
5、本实用新型的模型建立方法也支持Mente Carlo统计分析，能反映生产工艺的偏差。
附图说明
图1为传统的建模方法原理图；
其中图1a为状态转换电路示意图，图1b为状态转换控制电路示意图，
图2为传统方法的电流电压关系曲线图；
图3为本实用新型建模电路示意图；
图4为实际直流测试结果I-V log关系曲线图；
图5为实际直流测试结果I-V线性关系曲线图；
图6为本实用新型模型直流仿真结果I-V log关系曲线图；图7为本实用新型模型直流仿真结果I-V线性关系曲线图；
图8为本实用新型方案瞬态仿真波形图；
图9为本实用新型RS锁存器的结构示意图。
具体实施方式
如图3所示为本实用新型建模方法的原理图，由状态检测电路12、状态判断控制电路13和状态转换电路14三部分构成。
其中：VR＝V(RESP)-V(RESN)为可变电阻两端的净电压；VR_DL为VR延迟一段时间(tdly)后的信号；Vset、Vreset为可变电阻状态转换的阈值电压；Rset、Rreset为可变电阻低阻态(SET态)、高阻态(RESET态)的电阻值；
状态检测电路12由一个延时单元121实现，当VR脉冲信号持续的时间大于等于延迟时间tdly(例如：50nS)时，VR信号通过，即VR_DL＝VR；否则，VR信号被滤掉，即VR_DL＝0；
状态判断控制电路13由第一压控开关131、第二压控开关132、第三压控开关133、第四压控开关134和一个RS锁存器135构成，其中四个压控开关的开关状态均受信号VR_DL控制，但各自的开关阈值各不相同；
状态转换电路14由电阻Rset144与第五压控开关142并联,电阻Rreset143与第六压控开关141并联，然后串联而成。状态转换电路14包括电阻Rset144、第五压控开关142、电阻Rreset143、第六压控开关141，第五压控开关142的控制端接RS锁存器135的Q端，第六压控开关141的控制端接RS锁存器135的端,电阻Rset144与第五压控开关142并联，电阻Rreset143与第六压控开关141并联，后串联。电阻Rset144的另一端为仿真可变电阻的负端RESN，电阻Rreset143的另一端为仿真可变电阻的正端PESN。
实际直流测试结果曲线图和本实用新型直流仿真波形图的对比：图4为实际直流测试结果I-V log关系曲线图；图5实际直流测试结果I-V线性关系曲线图；图6本实用新型模型直流仿真结果I-V log关系曲线图；图7本实用新型模型直流仿真结果I-V线性关系曲线图。
通过实际直流测试结果曲线图和本实用新型直流仿真波形图的对比，不难看出本实用新型模型较好的拟合了可变电阻实际的直流特性；其中实际直流测试结果为一个样片的I-V曲线，而本实用新型直流仿真波形图包含了Mente Carlo分析。
图8为本实用新型方案瞬态仿真波形图，可明显看到在满足状态转换条件的情况下可变电阻的电阻值发生了变化。
本实用新型的工作原理：
可变电阻状态转换需要满足两个条件：
(1)加在可变电阻两端的电压脉冲VR持续超过一定的时间(例如:tdly＝50nS)；
(2)VR的电压值大于状态翻转阈值；
当VR_DL>＝Vset(例如：1V)，压控开关131打开，RS触发器135的S端为高，Q即为高，压控开关141打开，电阻Rreset143(例如：100kOhm)被短路，可变电阻的等效电阻即为Rset144(例如：10kOhm)，进入SET态；
当VR_DL<＝Vreset(例如：-1V)，即可变电阻上加反向电压，压控开关133打开，RS触发器135的R端为高，Q即为低，开关压控142打开，此时电阻Rset144被短路，可变电阻的等效电阻即为Rreset143，进入RESET态；
当VR_DL<Vset且VR_DL>Vreset，RS触发器135的R、S端都为低，可变电阻保持当前的状态不变。
参考图3,本实用新型具体实例：
(1)状态检测电路12可用Hspice仿真器库中的延迟器件(一种电压控制电流源VCCS器件)实现，如：Gdelay VR_DL 0DELAY VR 0TD＝50ns SCALE＝1；
(2)状态判断控制电路13中压控开关(131，132，133，134)可用Hspice库中的G(电压控制电流源VCCS)器件实现，如：Gsw vdd NETR VCR PWL(1)RESPRESN‘vset-1m’,100G‘vset+1m’,1；
RS锁存器135可用Hspice库中的G(电压控制电流源VCCS)器件按图9的电路搭建而成；RS锁存器135包括第一或非门、第二或非门以及非门INV，第一或非门的一个输入端为S端，第一或非门的另一个输入端接第二或非门的输出端，第二或非门的一个输入端为R端，第二或非门的另一个输入端为接第一或非门的输出端，第二或非门的输出端接非门的输入端。
(3)状态转换电路14中压控开关(141,142)可用Hspice库中的G(电压控制电流源VCCS)器件实现。
(4)下面列出WOx对应的一组典型参数，如表2所示。
表2 为一组WOx可变电阻的典型参数
| 材料 | Rset(Ohm) | Rreset(Ohm) | Vset(V) | Vreset(V) | tdly(S) |
| WOx | 10K | 100K | 2.5 | -2.5 | 100u |
Claims (4)
1.一种RRAM存储单元中可变电阻仿真建模电路，其特征在于：包括状态检测电路(12)、状态判断控制电路(13)和状态转换电路(14)，
所述状态检测电路(12)用于将可变电阻两端的净电压脉冲VR进行延迟处理得到电压信号VR_DL；
所述状态判断控制电路(13)用于将电压信号VR_DL与状态翻转阈值电压(Vset，Vreset)进行比较，确定可变电阻的翻转状态；
所述状态转换电路(14)用于根据确定的可变电阻的翻转状态确定可变电阻的等效阻值。
2.根据权利要求1所述的RRAM存储单元中可变电阻仿真建模电路，其特征在于：所述状态检测电路(12)包括延迟电路；
所述状态判断控制电路(13)包括第一压控开关(131)、第二压控开关(132)、第三压控开关(133)、第四压控开关(134)以及RS锁存器(135)，所述第一压控开关(131)、第二压控开关(132)、第三压控开关(133)和第四压控开关(134)的控制端均与延迟电路的输出端连接，
所述第一压控开关(131)和第二压控开关(132)的一端均与RS锁存器(135)的S端连接；所述第一压控开关(131)的另一端接电源，所述第二压控开关(132)的另一端接地；所述第一压控开关(131)的控制端控制第一压控开关(131)的开合；所述第二压控开关(132)的控制端控制第二压控开关(132)的开合；
所述第三压控开关(133)和第四压控开关(134)的一端均与RS锁存器(135)的R端连接；所述第三压控开关(133)的另一端接电源，所述第二压控开关(134)的另一端接地；所述第三压控开关(133)的控制端控制第三压控开关(133) 的开合；所述第四压控开关(134)的控制端控制第四压控开关(134)的开合；
所述状态转换电路(14)包括电阻Rset(144)、第五压控开关(142)、电阻Rreset(143)、第六压控开关(141)，所述第五压控开关(142)的控制端接RS锁存器(135)的Q端，所述第六压控开关(141)的控制端接RS锁存器(135)的端,所述电阻Rset(144)与第五压控开关(142)并联，所述电阻Rreset(143)与第六压控开关(141)并联，后串联。
3.根据权利要求2所述的RRAM存储单元中可变电阻仿真建模电路，其特征在于：
所述RS锁存器(135)包括第一或非门、第二或非门以及非门INV，所述第一或非门的一个输入端为S端，所述第一或非门的另一个输入端接第二或非门的输出端，所述第二或非门的一个输入端为R端，所述第二或非门的另一个输入端为接第一或非门的输出端，所述第二或非门的输出端接非门的输入端。
4.根据权利要求3之任一所述的RRAM存储单元中可变电阻仿真建模电路，其特征在于：
所述状态检测电路(12)中的延迟电路采用Hspice仿真器库中的延迟器件，状态判断控制电路(13)中第一、第二、第三、第四压控开采用hspice仿真器库中的G器件实现；所述RS锁存器(135)采用hspice仿真器库中的G器件实现；状态转换电路(14)中第五、第六压控开关采用hspice仿真器库中的G器件实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520065821.3U CN204480250U (zh) | 2015-01-30 | 2015-01-30 | 一种rram存储单元中可变电阻仿真建模电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520065821.3U CN204480250U (zh) | 2015-01-30 | 2015-01-30 | 一种rram存储单元中可变电阻仿真建模电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204480250U true CN204480250U (zh) | 2015-07-15 |
Family
ID=53636028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520065821.3U Withdrawn - After Issue CN204480250U (zh) | 2015-01-30 | 2015-01-30 | 一种rram存储单元中可变电阻仿真建模电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204480250U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104636548A (zh) * | 2015-01-30 | 2015-05-20 | 西安华芯半导体有限公司 | 一种rram存储单元中可变电阻仿真建模方法及电路 |
| CN106441810A (zh) * | 2016-12-16 | 2017-02-22 | 捷开通讯(深圳)有限公司 | Vr设备的延迟时间的检测装置及检测方法 |
-
2015
- 2015-01-30 CN CN201520065821.3U patent/CN204480250U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104636548A (zh) * | 2015-01-30 | 2015-05-20 | 西安华芯半导体有限公司 | 一种rram存储单元中可变电阻仿真建模方法及电路 |
| CN104636548B (zh) * | 2015-01-30 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 一种rram存储单元中可变电阻仿真建模电路 |
| CN106441810A (zh) * | 2016-12-16 | 2017-02-22 | 捷开通讯(深圳)有限公司 | Vr设备的延迟时间的检测装置及检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219983B (zh) | 一种忆阻器等效模拟电路 | |
| CN102721893B (zh) | 具有流水线化的电容感测的电路、装置和方法 | |
| CN204142946U (zh) | 一种cvt动模模型实验系统 | |
| CN105741870B (zh) | 一种基于忆阻的非易失性d触发器电路 | |
| Rivai et al. | Binary‐based tracer of photovoltaic array characteristics | |
| CN104781886A (zh) | 用于读取可变电阻存储器元件的方法和装置 | |
| CN204480250U (zh) | 一种rram存储单元中可变电阻仿真建模电路 | |
| CN104636548A (zh) | 一种rram存储单元中可变电阻仿真建模方法及电路 | |
| CN106653079A (zh) | 电阻式存储器装置及其写入方法 | |
| CN105989876B (zh) | 电阻式存储器系统、其驱动电路及其阻抗设置方法 | |
| CN105865648A (zh) | 一种低功耗的温度检测方法及装置 | |
| WO2016155323A1 (zh) | 一种具有复位功能的阻变型随机存储器模型及存储方法 | |
| CN201541247U (zh) | 一种集成电路芯片的上电复位装置 | |
| CN102683586B (zh) | 一种适用于神经电路的多值阻变存储器及其控制办法 | |
| CN109508479A (zh) | 基于fpga的有源配电网实时仿真器参数配置通用化方法 | |
| CN112861298B (zh) | 多变流器集中并网系统仿真方法及相关装置 | |
| CN205407762U (zh) | 一种基于忆阻器的非易失性sr触发器电路 | |
| CN211506501U (zh) | 一种浮地型磁控忆阻模拟器 | |
| Lee et al. | A compact HSPICE macromodel of resistive RAM | |
| CN103278788A (zh) | 一种霍尔盘仿真模型 | |
| CN104681093A (zh) | 一种半导体存储器件电学参数测试系统 | |
| CN207218654U (zh) | 一种持续电平转脉冲电路 | |
| Seo et al. | Automatic ReRAM SPICE model generation from empirical data for fast ReRAM-circuit coevaluation | |
| CN205384877U (zh) | 一种基于忆阻的非易失性d触发器电路 | |
| CN202548595U (zh) | 一种串联式二端元件的可变选择装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20150715 Effective date of abandoning: 20180508 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20150715 Effective date of abandoning: 20180508 |