CN204465384U - 行波旋转型超声波电机相移pwm信号控制器 - Google Patents

Abstract

本实用新型涉及行波旋转型超声波电机相移PWM信号控制器，其特征在于该控制器包括CPLD、DSP和两个H桥驱动芯片；所述CPLD中包含一个N位计数器和四个N位比较触发器，N位计数器的输出端分别与四个N位比较触发器的输入端相连，每两个N位比较触发器的输出端均与同一个H桥驱动芯片的两个输入端相连；所述DSP与CPLD相连，DSP均与N位计数器和四个N位比较触发器的输入端相连，所述DSP为N位计数器提供时钟和计数最大值，为四个N位比较触发器提供输出信号初值及偏移量。

Description

行波旋转型超声波电机相移PWM信号控制器

技术领域

本实用新型涉及行波旋转型超声波电机领域，尤其涉及一种行波旋转型超声波电机相移PWM信号控制器。

背景技术

行波旋转型超声波电机(Travelling-wave Rotation Ultrasonic Motor，TRUM)是一种广泛应用于高端精密运动控制中的超声波电机。因TRUM需要两相互差90°的超声波频段下的正弦电压进行驱动，驱动电路的性能直接影响电机整体的控制性能。目前，H桥式驱动电路在输出效率、电压谐波、机端电压线性度等方面将优于应用较为广泛的推挽式电路。但是，受电路结构的约束以及驱动电路对控制信号的要求较高，目前的H桥PWM信号控制器存在硬件电路结构较复杂及软件资源占用量大等问题，且输出电压频率、相位不易调节，影响TRUM控制的灵活性和效率。

实用新型内容

针对现有的TRUM H桥PWM信号控制器存在的硬件电路结构较复杂、软件资源占用量大，输出电压频率、相位不易调节，影响TRUM控制的灵活性和效率等缺点。本实用新型拟解决的技术问题是，提供了一种逻辑结构简单，频率、相位灵活可控的TRUM相移PWM信号控制器。

本实用新型解决所述技术问题所采用的技术方案是，提供一种TRUM相移PWM信号控制器，其特征在于该控制器包括CPLD、DSP和两个H桥驱动芯片；所述CPLD中包含一个N位计数器和四个N位比较触发器，N位计数器的输出端分别与四个N位比较触发器的输入端相连，每两个N位比较触发器的输出端均与同一个H桥驱动芯片的两个输入端相连；所述DSP与CPLD相连，DSP均与N位计数器和四个N位比较触发器的输入端相连，所述DSP为N位计数器提供时钟和计数最大值，为四个N位比较触发器提供输出信号初值及偏移量。

综上，本实用新型所提出的TRUM相移PWM信号控制器具有硬件结构设计简单，逻辑设计的复杂程度低的特点，其CPLD中的逻辑结构设计，不仅能够灵活地实现调频调相的功能，还可以实现电机的正反转控制。相比较现有技术减少了开发成本，提高了资源利用率。

附图说明

图1是本实用新型TRUM相移PWM信号控制器一种实施例的结构示意图；

图2是本实用新型控制器所控制的H桥驱动电路的结构示意图；

图3是本实用新型TRUM相移PWM信号控制器的CPLD 1的逻辑框图；

图4是本实用新型TRUM相移PWM信号控制器的输出信号示意图；

图5是本实用新型TRUM相移PWM信号控制器中的计数器最大值max、偏移量p_i、输出信号Q_i之间的关系图；

图6是TRUM正反转情况下的CPLD仿真波形图；

图7是TRUM启动和稳定运行情况下的CPLD仿真波形图；

图中，1-CPLD(复杂可编程逻辑器件)、2-DSP(数字信号处理器)、3-H桥驱动芯片、11-N位计数器、12-N位比较触发器。

具体实施方式

下面结合实施例及附图对本实用新型做进一步的描述，但并不以此作为对本实用新型权利要求保护范围的限定。

本实用新型行波旋转型超声波电机(TRUM)相移PWM信号控制器(简称控制器，参见图1-7)包括CPLD(复杂可编程逻辑器件)1、DSP(数字信号处理器)2和两个H桥驱动芯片3；所述CPLD中包含一个N位计数器11和四个N位比较触发器12，N位计数器11的输出端分别与四个N位比较触发器12的输入端相连，每两个N位比较触发器12的输出端均与同一个H桥驱动芯片3的两个输入端相连，由两个H桥驱动芯片3转换为两个H桥驱动电路的八路PWM控制信号；所述DSP 2与CPLD 1相连，DSP均与N位计数器和四个N位比较触发器的输入端相连；所述DSP 2为N位计数器11提供时钟和计数最大值max，为四个N位比较触发器12提供输出信号初值Q_i0及偏移量p_i。此外，DSP2还提供给CPLD中的N位计数器11和四个N位比较触发器12一路复位信号R，控制N位计数器11和N位比较触发器12复位。

本实用新型的进一步特征在于所述DSP2的型号为TMS320LF2407A，CPLD1的型号为EPM7256AETC100，H桥驱动芯片3的型号为HIP4081A。其中HIP4081A可通过自举电路拉高上桥臂MOSFET(金氧半场效晶体管)的栅源电压，保证上桥臂的正常开关，其内部结构还包含一组桥臂死区时间的硬件设置，同时HIP4081A具有能控制所有输入的禁止引脚DIS(使能端)，该引脚为1时即可关断H桥的所有MOSFET，实现电机停车的即时控制或者外接其他电路组成保护电路。

本实用新型相移PWM信号产生的过程和原理是：N位计数器11的计数时钟clk和计数最大值max由DSP 2提供，N位计数器11按时钟clk的上升沿触发计数，N位计数器计数值cnt达到max后清零，计数值cnt分别输出给四个N位比较触发器12，四个N位比较触发器12分别对计数值cnt与DSP提供的4个偏移量p_i(i＝0，1，...，3，p_i＜max)进行比较，当cnt＝p_i时，令输出信号Q_i翻转，即逻辑“0”变换为逻辑“1”，逻辑“1”变换为逻辑“0”。输出信号Q_i的初值Q_i0也由DSP提供。这样，计数器每从0计到max，四路输出信号Q_i均将在固定的时刻执行一次翻转，于是产生四路占空比为50％的PWM信号，其相位由偏移量p_i以及Q_i0决定，可通过p_i的设置灵活调节，Q_i的频率取决于时钟频率f_clk以及计数上限max(参见公式(1))：

$f_{{\mathrm{\Ω}}_i}=\frac{f_{\mathrm{clk}}}{2\·\max }---\left(1\right)$

因此通过调节max的值可以实现调频，实现输出信号的相位频率的灵活调节。

四路输出信号Q_i分为两组，Q₀和Q₁以及Q₂和Q₃，分别输出给两个H桥驱动芯片3，由该H桥驱动芯片3将输出的信号Q_i转换为每个H桥中四个MOSFET的控制信号，从而实现对TRUM H桥驱动电路的控制。

图1所示实施例表明，该控制器由CPLD1、DSP 2和两个H桥驱动芯片3实现，CPLD1中包含一个N位计数器11和四个N位比较触发器12，DSP2与CPLD1相连，DSP2为N位计数器11提供时钟和计数最大值max，为四个N位比较触发器12提供控制信号和所需数值(输出信号初值Q_i0及偏移量p_i)，DSP2具有一个使能端DIS。CPLD中N位计数器11的输出端和四个N位比较触发器12的输入端相连，四个N位比较触发器12输出的四路信号Q₀-Q₃分别提供给两个H桥驱动芯片3，每个由H桥驱动芯片3均有两个输入端(ALI和BLI)和一个使能端DIS及四个输出端(AHO、ALO、BLO和BHO)，通过H桥驱动芯片3将两个输入信号转换为两对互补的PWM控制信号，即两个H桥驱动芯片可输出八路PWM控制信号(PWM1、PWM2、…、PWM8)，该八路PWM控制信号(PWM1、PWM2、…、PWM8)对应供给图2所示的H桥驱动电路。

图2所示实施例是本实用新型所控制的TRUM H桥驱动电路，该H桥驱动电路M1～M8八个MOSFET(金氧半场效晶体管)分两组构成两个H桥，分别对于TRUM的A、B两相，在八路PWM控制信号PWM1、PWM2、…、PWM8的控制下，将直流电转化为互差90°的两相高频方波驱动电压u_o，再通过升压变压器T_A、T_B升压，利用串联匹配电感L_A、L_B和TRUM两相中的容性压电陶瓷构成的LC谐振电路，实现二次升压，并使得TRUM两相输入端的电压近似正弦波。

图3所示实施例表明，为了实现图1中供给HIP4081A的4路频率可控但存在相位差的PWM信号，本实用新型将采用一种资源占用量较少的方法来实现，其CPLD逻辑结构如图3所示。在CPLD中设计一个N位的可控单增计数器，该N位计数器的计数时钟clk和计数最大值max及复位信号R由DSP提供，N位计数器按时钟clk的上升沿触发计数，计数器计数值cnt达到max后清零，计数值cnt分别输出给四个N位比较触发器12，四个N位比较触发器12分别对计数值cnt与DSP提供的4个偏移量p_i(i＝0，1，...，3，p_i＜max)进行比较，当cnt＝p_i时，令输出信号Q_i翻转，即逻辑“0”变换为逻辑“1”，逻辑“1”变换为逻辑“0”。其中max可调，计数器的上限值对应PWM信号的半个周期，通过调整计数器的上限值max，可以灵活地实现调频功能。

图4所示实施例表明，在以A相H桥为例情况下，供给HIP4081A的两路PWM信号Q₀、Q₁与H桥上桥臂所需信号相同，即PWM1和PWM3，α为两个信号的相位差，决定了输出方波电压u₀的占空比。B相同理，其与A相互差90°。

图5所示实施例表明了计数器最大值max、偏移量p_i、输出信号Q_i之间的关系，计数器每从0计满max，就会自动清零，再从0开始计数，偏移量p_i的值提前设定，且可调，当计数器的计数值等于偏移量的值时，输出信号Q_i翻转，且一个周期内4路信号Q_i均将在固定的计数值处执行一次翻转(如图4所示)，于是产生四路占空比为50％的方波信号，其相位由偏移量p_i以及Q_i的设定初值决定，因此可以方便地调节相位差。其中Q_i的频率取决于时钟频率f_clk以及计数上限max：

$f_{{\mathrm{\Ω}}_i}=\frac{f_{\mathrm{clk}}}{2\·\max }---\left(1\right)$

图6所示实施例表明，通过采用硬件描述语言(Verilog HDL)并在Quartus II环境下调用第三方软件Modelsim进行逻辑仿真，得到处于三种不同状态下的四路PWM信号的仿真波形，其参数设置如下，由DSP供给CPLD的时钟信号的频率f_clk为40MHz，max＝487，则PWM信号频率为41.1KHz，在t₀-t₁时间段内，Q₃Q₂Q₁Q₀取4’b0101，R＝0，p₀＝0，p₁＝0，p₂＝238，p₃＝238，则相位差α为π，驱动信号的幅值最大，A相超前B相90°的输出电压，即实现正转；在t₁-t₂时间段内，Q₃Q₂Q₁Q₀取4’b0000，R＝1，无论偏移量如何设置，计数器模块处于不工作状态，所以可以实现电机的制动；在t₂-t₃时间段内，Q₃Q₂Q₁Q₀取4’b0101，R＝0，p₀＝0，p₁＝195，p₂＝243，p₃＝438，则相位差α为0.8π，A相超前B相90°的输出电压，即实现反转；由此可见，本实用新型的逻辑设计不仅可以实现电机的正反转，还可以灵活地实现对驱动信号的频率、相位、幅值的调节。

图7所示实施例表明，若每一相的两路PWM信号Q₀、Q₁或Q₂、Q₃之间的相位差，统一记作α(0≤α≤π)，决定了两相输出方波电压正负电压的宽度。通常情况，取两路PWM信号互反，即相位差为π，正负电压各占半个周期，此时输出电压最大。然而，变压器升压输出方波电压再经LC电路滤除三次以上谐波后，造成了一定的能量损失。所余基波作为驱动电机的主要成分，其幅值固然重要，也需要考察其能量利用率。而且通常情况下，电机以全压启动，即α为π，当电机稳定运行时，应以最大能量利用率工作，即α为0.74π。

通过软件仿真得到的在电机启动和稳定运行情况下的四路PWM信号仿真波形，其参数设置如下，由DSP供给CPLD的时钟信号的频率f_clk为40MHz，max＝487，则PWM信号频率为41.1KHz，在t₀-t₁时间段内，电机处于启动状态，Q₃Q₂Q₁Q₀取4’b0101，R＝0，偏移量分别取为p₀＝0，p₁＝0，p₂＝243，p₃＝243，α为π，电压幅值最大，在t₁-t₂时间段内，电机处于稳定运行状态，应该以最大能量利用率工作，Q₃Q₂Q₁Q₀取4’b0101，R＝0，偏移量分别取为p₀＝0，p₁＝180，p₂＝243，p₃＝423，α为0.74π，最大能量利用率为92％。可见，通过设定偏移量的大小，再结合复位信号R，可以灵活地实现对驱动信号的调幅，进而满足电机驱动的要求。

实施例1

A.本实施例的硬件电路结构

本实施例的信号发生器由CPLD1、DSP2和两个H桥驱动芯片3实现，如图1所示，CPLD中包含一个N位计数器11和四个N位比较触发器12，DSP与CPLD相连，为CPLD中的N位计数器和四个N位比较触发器提供时钟、控制信号和所需数值，CPLD中N位计数器的输出端和四个N位比较触发器的输入端相连，四个N位比较触发器输出的四路信号Q₀-Q₃分别提供给两个H桥驱动芯片3，每个由H桥驱动芯片均有两个输入端AL1、BLI和一个使能端DIS及四个输出端(AHO、ALO、BLO和BHO)，通过H桥驱动芯片将两个输入信号转换为两对互补的PWM控制信号，经过两个H桥驱动芯片3可得到八路PWM控制信号供给图2所示的H桥驱动电路，该H桥驱动电路M1～M8八个MOSFET分两组构成两个H桥，分别对于电机的A、B两相，在八路PWM控制信号PWM1、PWM2、…、PWM8的控制下，将直流电转化为互差90°的两相高频方波驱动电压u_o，再通过升压变压器T_A、T_B升压，利用串联匹配电感L_A、L_B和超声波电机中的容性压电陶瓷片所构成的LC谐振电路，实现二次升压，并使得电机端的电压近似正弦波。

此外H桥驱动芯片HIP4081A可通过自举电路拉高上桥臂MOSFET的栅源电压，保证上桥臂的正常开关，其内部结构还包含一组桥臂死区时间的硬件设置，同时HIP4081A具有能控制所有输入的禁止引脚DIS，该引脚为1时即可关断H桥的所有MOSFET，实现电机停车的即时控制或者外接其他电路组成保护电路。

为了实现图1中供给HIP4081A的4路频率可控但存在相位差的PWM信号，本实用新型将采用一种资源占用量较少的方法来实现，其CPLD逻辑结构如图3所示。在CPLD中设计一个N位的可控单增计数器(即N位计数器11)，该N位计数器的计数时钟clk和计数最大值max由DSP提供，N位计数器按时钟clk的上升沿触发计数，计数器计数值cnt达到max后清零，计数值cnt分别输出给四个N位比较触发器12，四个N位比较触发器分别对计数值cnt与DSP提供的4个偏移量p_i(i＝0，1，...，3，p_i＜max)进行比较，当cnt＝p_i时，令输出信号Q_i翻转，即逻辑“0”变换为逻辑“1”，逻辑“1”变换为逻辑“0”。其中max可调，计数器的上限值对应PWM信号的半个周期，通过调整计数器的上限值max，可以灵活地实现调频功能。

图4所示实施例表明，在以A相H桥为例情况下，供给HIP4081A的两路PWM信号Q₀、Q₁与H桥上桥臂所需信号相同，即PWM1和PWM3，α为两个信号的相位差，决定了输出方波电压的占空比。B相同理，其与A相互差90°。

B.本实施例的多PWM信号控制的逻辑实现

实现图1中供给HIP4081A的4路频率可控但存在相位差的PWM信号，实施例将采用一种资源占用量较少的方法来实现，其CPLD结构如图3。其中N位计数器的计数时钟clk和计数最大值max由DSP提供，N位计数器按时钟clk的上升沿触发计数，计数器计数值cnt达到max后清零，计数值cnt分别输出给四个N位比较触发器，四个N位比较触发器分别对计数值cnt与DSP提供的4个偏移量p_i(i＝0，1，...，3，p_i＜max)进行比较，当cnt＝p_i时，令输出信号Q_i翻转，即逻辑“0”变换为逻辑“1”，逻辑“1”变换为逻辑“0”。输出信号Q_i的初值Q_i0也由DSP提供。这样，计数器每从0计到max，四路输出信号Q_i均将在固定的时刻执行一次翻转，于是产生四路占空比为50％的PWM信号，其相位由偏移量p_i以及Q_i0决定，可通过p_i的设置灵活调节，Q_i的频率取决于时钟频率f_clk以及计数上限max：

$f_{{\mathrm{\Ω}}_i}=\frac{f_{\mathrm{clk}}}{2\·\max }---\left(1\right)$

因此通过调节max的值可以实现调频，实现输出信号的相位频率可灵活调节。

上述可调参数，如计数上限max、四个偏移量p_i以及初值Q_i0均由DSP给定。如图6所示，通过采用硬件描述语言(Verilog HDL)并在Quartus II环境下调用第三方软件Modelsim进行逻辑仿真，得到处于三种不同状态下的四路PWM信号的仿真波形，其参数设置如下，由DSP供给CPLD的时钟信号的频率f_clk为40MHz，max＝487，则PWM信号频率为41.1KHz，在t₀-t₁时间段内，Q₃Q₂Q₁Q₀取4’b0101，R＝0，p₀＝0，p₁＝0，p₂＝238，p₃＝238，则相位差α为π，驱动信号的幅值最大，A相超前B相90°的输出电压，即实现正转；在t₁-t₂时间段内，Q₃Q₂Q₁Q₀取4’b0000，R＝1，无论偏移量如何设置，计数器模块都处于不工作状态，所以可以实现电机的制动；在t₂-t₃时间段内，Q₃Q₂Q₁Q₀取4’b0101，R＝0，p₀＝0，p₁＝195，p₂＝243，p₃＝438，则相位差α为0.8π，A相超前B相90°的输出电压，即实现反转。

由此可见，本实用新型的逻辑设计不仅可以实现电机的正反转，还可以灵活地实现对驱动信号的频率、相位、幅值的调节。

实施例2

本实施例提出的TRUM相移PWM信号控制器，可产生PWM控制信号，若把每一相的两路PWM信号Q₀、Q₁或Q₂、Q₃之间的相位差，统一记作α(0≤α≤π)，α决定了两相输出方波电压正负电压的宽度。通常情况，取两路PWM信号互反，即相位差为π，正负电压各占半个周期，此时输出电压最大。然而，变压器升压输出方波电压再经LC电路滤除三次以上谐波后，造成了一定的能量损失。所余基波作为驱动电机的主要成分，其幅值固然重要，也需要考察其能量利用率。

所以，考虑能量利用率，算法程序中当偏移量p₀＝0，p₂＝max/2时，p₁和p₃的取值分别为对应的α＝0.74π，通常情况下，电机以全压启动，即α为π，当电机稳定运行时，应以最大能量利用率工作，即α为0.74π。

通过软件仿真得到四路PWM信号如图7所示，通过软件仿真得到的在电机启动和稳定运行情况下的四路PWM信号仿真波形，其参数设置如下，由DSP供给CPLD的时钟信号的频率f_clk为40MHz，max＝487，则PWM信号频率为41.1KHz，在t₀-t₁时间段内，电机处于启动状态，Q₃Q₂Q₁Q₀取4’b0101，R＝0，偏移量分别取为p₀＝0，p₁＝0，p₂＝243，p₃＝243，α为π，电压幅值最大，在t₁-t₂时间段内，电机处于稳定运行状态，应该以最大能量利用率工作，Q₃Q₂Q₁Q₀取4’b0101，R＝0，偏移量分别取为p₀＝0，p₁＝180，p₂＝243，p₃＝423，α为0.74π，最大能量利用率为92％。

可见，通过设定偏移量的大小，再结合复位信号R，不仅可以灵活地实现对驱动信号的调幅，进而满足电机驱动的要求，还为算法中偏移量的设置提供了参考依据。

Claims (3)

1.一种行波旋转型超声波电机相移PWM信号控制器，其特征在于该控制器包括CPLD、DSP和两个H桥驱动芯片；所述CPLD中包含一个N位计数器和四个N位比较触发器，N位计数器的输出端分别与四个N位比较触发器的输入端相连，每两个N位比较触发器的输出端均与同一个H桥驱动芯片的两个输入端相连；所述DSP与CPLD相连，DSP均与N位计数器和四个N位比较触发器的输入端相连，所述DSP为N位计数器提供时钟和计数最大值，为四个N位比较触发器提供输出信号初值及偏移量。

2.根据权利要求1所述的行波旋转型超声波电机相移PWM信号控制器，其特征在于所述DSP还提供给N位计数器和四个N位比较触发器一路复位信号。

3.根据权利要求1或2所述的行波旋转型超声波电机相移PWM信号控制器，其特征在于所述DSP的型号为TMS320LF2407A，CPLD的型号为EPM7256AETC100，H桥驱动芯片的型号为HIP4081A。