CN204376885U - 基于高速io技术的宽带数字接收机数据采集装置 - Google Patents
基于高速io技术的宽带数字接收机数据采集装置 Download PDFInfo
- Publication number
- CN204376885U CN204376885U CN201520101796.XU CN201520101796U CN204376885U CN 204376885 U CN204376885 U CN 204376885U CN 201520101796 U CN201520101796 U CN 201520101796U CN 204376885 U CN204376885 U CN 204376885U
- Authority
- CN
- China
- Prior art keywords
- data
- speed
- technology
- module
- data acquisition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公开了基于高速IO技术的宽带数字接收机数据采集装置。该装置包括输入端同时与多路数据输入部分连接的并选择一路数据输入的多路数据选择器，与多路数据选择器连接的多路数字信号处理模块，同时与多路数字信号处理模块和多路数据选择器连接的数据采集缓冲控制模块，与数据采集缓冲控制模块连接的控制器模块，与控制器模块连接的高速IO技术的数据收发器模块，所述高速IO技术的数据收发器模块与外部的上位机相连，所述数据输入部分为AD器件的输出数据，即数字射频信号。本实用新型利用一个FPGA处理单元实现多路模拟射频信号的连续采集，采集数据具有时间上的连续性、采集数据速度快、采集数据量大、结构紧凑、成本低、体积小等诸多优点。
Description
技术领域
本实用新型涉及基于高速IO技术的宽带数字接收机数据采集装置，属于数据采集或带宽数字接收领域。
背景技术
现有的数据采集或接收机装置一般都是针对模拟射频信号的采集，必须使用A/D转换（模拟数字转换器件），先把模拟射频信号转换为数字射频信号，然后通过后续中央处理单元运用数字信号处理技术将数字射频信号转化为带有有效信息的数据。一般中央处理单元都是用通用CPU(中央处理器)来实现，在进行多路A/D转换器件数据的采集和处理时不能够进行实时的采集。如果要进行实时采集必须使用多路CPU（中央处理器）才能够实现，从而导致采集多路模拟射频信号时，系统成本较高，无法适用于成本和价格比较敏感的场合。
实用新型内容
本实用新型的目的在于提供基于高速IO技术的宽带数字接收机数据采集装置，解决现有的数据采集或接收机装置在进行多路A/D转换器件的采集和处理时必须使用多路CPU，造成成本居高不下的问题。本实用新型主要使用现场可编程门阵列（FPGA）构成多路数据选择器和控制器，动态随机存储器（SDRAM）实现高速数据的缓存，基于高速IO技术的收发器实现数据的高速传输，从而实现一个中央处理单元采集并处理多路模拟射频信号的数据。
为了实现上述目的，本实用新型采用的技术方案如下：
基于高速IO技术的宽带数字接收机数据采集装置，包括输入端同时与多路数据输入部分连接的并选择一路数据输入的多路数据选择器，与多路数据选择器连接的多路数字信号处理模块，同时与多路数字信号处理模块和多路数据选择器连接的数据采集缓冲控制模块，与数据采集缓冲控制模块连接的控制器模块，与控制器模块连接的高速IO技术的数据收发器模块，所述高速IO技术的数据收发器模块与外部的上位机相连，所述数据输入部分为AD器件的输出数据，即数字射频信号。
具体地，所述高速IO技术的数据收发器模块还连接有SDRAM存储器。
进一步地，所述多路数据选择器、数据采集缓冲控制模块、控制器模块均使用FPGA芯片内部硬件资源（LE单元）实现。所述多路数字信号处理模块主要是根据数字信号处理的理论，应用FPGA芯片的内部硬件资源（LE单元）和FPAG厂家提供的IP核（如快速傅里叶变换FFT的IP等）来实现。所述高速IO技术的数据收发器模块使用FPGA厂家提供的高速收发器IP来实现。
本实用新型的工作过程如下：
工作时，所有的AD器件同时上电，模拟射频信号数字化之后变为数字射频信号，每一路的AD器件输出端均连接到多路数据选择器的输入端，上位机通过高速IO技术的数据收发器模块下发预定的命令指令到控制器模块，控制器模块在解析命令之后下发到数据采集缓冲控制模块，向数据采集缓冲控制模块发送数据采集模式，数据采集缓冲控制模块再向多路数据选择器发送选择信号，在数据采集缓冲控制模块的控制下，多路数据选择器会选择其中一路AD器件的输出数据即数字射频信号送入到多路数字信号处理模块中，数字信号处理模块对多路数据选择器输出的某路数字射频信号进行处理，再通过数据采集缓冲控制模块进行缓冲或通过数据采集缓冲控制模块控制SDRAM存储器进行缓冲，处理之后便可以作为有效数据通过高速IO技术的数据收发器模块上传到上位机处。由于高速IO技术的数据收发器模块能够达到3Gbps以上的带宽，完全能够实现一定带宽的多路数字化后的射频信号的传输。同时通过高速IO技术的数据收发器模块能够实现FPGA芯片与上位机的通信交互功能。
与现有技术相比，本实用新型具有以下有益效果：
（1）本实用新型利用一个FPGA处理单元实现多路模拟射频信号的连续采集，采集数据具有时间上的连续性、采集数据速度快、采集数据量大、结构紧凑、成本低、体积小等诸多优点。
（2）本实用新型由于高速IO技术的数据收发器模块使用了最新的高速IO技术，数据的传输速度远远超过AD器件的数据输出速度，这样便可以实现在极短的时间内把每一路AD器件的输出数据做个遍历。
（3）本实用新型在数据传输处理的过程中，通过数据采集缓冲控制模块进行缓冲或通过数据采集缓冲控制模块控制SDRAM存储器进行缓冲，能够对高速的AD器件的输出数据实现数据的连续采集和上传功能，有效地提高了系统的工作带宽和工作效率。
附图说明
图1为本实用新型-实施例1的系统框图。
图2为本实用新型-实施例2的系统框图。
具体实施方式
下面结合实施例及其附图，对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
实施例1
如图1所示，基于高速IO技术的宽带数字接收机数据采集装置，包括多路数据输入部分，该数据输入部分为AD器件的输出数据，还包括输入端同时与多路数据输入部分连接的并选择一路数据输入的多路数据选择器，与多路数据选择器连接的多路数字信号处理模块，同时与多路数字信号处理模块和多路数据选择器连接的数据采集缓冲控制模块，与数据采集缓冲控制模块连接的控制器模块，与控制器模块连接的高速IO技术的数据收发器模块，高速IO技术的数据收发器模块与外部的上位机相连。
在本实施例中，多路数据选择器、数据采集缓冲控制模块、控制器模块均使用FPGA芯片内部的LE单元搭建而成，多路数字信号处理模块使用FPAG厂家提供的IP核（如快速傅里叶变换FFT的IP等）和FPGA芯片内部的LE单元搭建而成，高速IO技术的数据收发器模块主体部分使用FPGA芯片内部的IP核，外围应用逻辑功能单元使用FPGA芯片内部的LE单元搭建而成。
本实用新型的工作过程如下：
工作时，所有的AD器件同时上电，模拟射频信号数字化之后变为数字射频信号，每一路的AD器件输出端均连接到多路数据选择器的输入端，上位机通过高速IO技术的数据收发器模块下发预定的命令指令到控制器模块，控制器模块在解析命令之后下发到数据采集缓冲控制模块，向数据采集缓冲控制模块发送数据采集模式，数据采集缓冲控制模块再向多路数据选择器发送选择信号，在数据采集缓冲控制模块的控制下，多路数据选择器会选择其中一路AD器件的输出数据即数字射频信号送入到多路数字信号处理模块中，数字信号处理模块对多路数据选择器输出的某路数字射频信号进行处理，再通过数据采集缓冲控制模块进行缓冲，处理之后便可以作为有效数据通过高速IO技术的数据收发器模块上传到上位机处。由于高速IO技术的数据收发器模块能够达到3Gbps以上的带宽，完全能够实现一定带宽的多路数字化后的射频信号的传输。同时通过高速IO技术的数据收发器模块能够实现FPGA芯片与上位机的通信交互功能。
在整个过程中，由于高速IO技术的数据收发器模块使用了最新的高速IO技术，数据的传输速度远远超过AD器件的数据输出速度，这样便可以实现在极短的时间内把每一路AD器件的输出数据做个遍历。又由于数据采集缓冲控制模块能够实现每一路AD器件的输出数据的短时间暂存功能，这样便实现了多路AD器件的输出数据的连续采集。
实施例2
如图2所示，基于高速IO技术的宽带数字接收机数据采集装置，与实施例1不同的是，本实施例在系统结构上，数据采集缓冲控制模块还连接有SDRAM存储器，该存储器可以选用专用的存储器厂家提供的芯片器件来实现。数据采集缓冲控制模块能够将AD器件的输出数据缓存到FPGA外部的SDRAM存储器中，这样在AD器件数据输出频率很高的情况下也能够实现对多路AD器件的输出数据的连续采集。
因此，本实施例相对于实施例1，能够对高速的AD器件的输出数据实现数据的连续采集和上传功能，有效地提高了系统的工作带宽和工作效率。
根据上述实施例，就可以较好地实现本实用新型，基于上述结构设计的前提下，为解决同样的技术问题，即使在本实用新型上做出的一些无实质性的改动或润色，所采用的技术方案的实质仍然与本实用新型一样，故其也应当在本实用新型的保护范围内。
Claims (5)
1.基于高速IO技术的宽带数字接收机数据采集装置，其特征在于，包括输入端同时与多路数据输入部分连接的并选择一路数据输入的多路数据选择器，与多路数据选择器连接的多路数字信号处理模块，同时与多路数字信号处理模块和多路数据选择器连接的数据采集缓冲控制模块，与数据采集缓冲控制模块连接的控制器模块，与控制器模块连接的高速IO技术的数据收发器模块，所述高速IO技术的数据收发器模块与外部的上位机相连，所述数据输入部分为AD器件的输出数据，即数字射频信号。
2.根据权利要求1所述的基于高速IO技术的宽带数字接收机数据采集装置，其特征在于，所述高速IO技术的数据收发器模块还连接有SDRAM存储器。
3.根据权利要求1或2所述的基于高速IO技术的宽带数字接收机数据采集装置，其特征在于，所述多路数据选择器、数据采集缓冲控制模块、控制器模块均使用FPGA芯片内部的LE单元搭建而成。
4.根据权利要求3所述的基于高速IO技术的宽带数字接收机数据采集装置，其特征在于，所述多路数字信号处理模块使用FPAG厂家提供的IP核和FPGA芯片内部的LE单元搭建而成。
5.根据权利要求4所述的基于高速IO技术的宽带数字接收机数据采集装置，其特征在于，所述高速IO技术的数据收发器模块使用FPGA厂家提供的高速收发器IP来实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520101796.XU CN204376885U (zh) | 2015-02-12 | 2015-02-12 | 基于高速io技术的宽带数字接收机数据采集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520101796.XU CN204376885U (zh) | 2015-02-12 | 2015-02-12 | 基于高速io技术的宽带数字接收机数据采集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204376885U true CN204376885U (zh) | 2015-06-03 |
Family
ID=53333061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520101796.XU Active CN204376885U (zh) | 2015-02-12 | 2015-02-12 | 基于高速io技术的宽带数字接收机数据采集装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204376885U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105510937A (zh) * | 2015-11-27 | 2016-04-20 | 武汉梦芯科技有限公司 | 一种多模多频基带芯片管脚控制电路和控制方法 |
| CN110798217A (zh) * | 2019-11-15 | 2020-02-14 | 广州健飞通信有限公司 | 现场可编程门阵列实现整体模块整合输入系统 |
-
2015
- 2015-02-12 CN CN201520101796.XU patent/CN204376885U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105510937A (zh) * | 2015-11-27 | 2016-04-20 | 武汉梦芯科技有限公司 | 一种多模多频基带芯片管脚控制电路和控制方法 |
| CN105510937B (zh) * | 2015-11-27 | 2017-09-19 | 武汉梦芯科技有限公司 | 一种多模多频基带芯片管脚控制电路和控制方法 |
| CN110798217A (zh) * | 2019-11-15 | 2020-02-14 | 广州健飞通信有限公司 | 现场可编程门阵列实现整体模块整合输入系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104242981B (zh) | 一种基于软件无线电的嵌入式通讯装置 | |
| CN204376885U (zh) | 基于高速io技术的宽带数字接收机数据采集装置 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN106294279A (zh) | 一种基于大容量fpga的采集处理卡系统 | |
| CN205681409U (zh) | 一种多通道信号的同步采集和处理装置 | |
| CN104363075A (zh) | 一种数字波束合成技术验证系统 | |
| CN202394225U (zh) | 基于pci总线的高速数据采集模块 | |
| CN103995797A (zh) | 一种fft协处理器与主处理器通信方法 | |
| CN103744334A (zh) | 一种基于现场可编程门阵列芯片和以太网的数据采集系统 | |
| CN203981297U (zh) | 基于总线型拓扑结构的输电线路负荷温度监测系统 | |
| CN203720258U (zh) | 一种电压电流暂态信号高速同步数据采样装置 | |
| CN203552248U (zh) | 一种高比特数大宽带数字储频器 | |
| CN113741311B (zh) | 具有子周期高频处理功能的总线控制系统及方法 | |
| CN204145474U (zh) | 一种数字中频接收系统 | |
| CN202085197U (zh) | 一种无线电多通道信号处理板 | |
| CN203519824U (zh) | 多通道信号脉压时分复用装置 | |
| CN103066958B (zh) | 小型电子侦察设备的信号采集系统 | |
| CN202799169U (zh) | 一种支持lte协议数据实时记录与分析的测试设备 | |
| CN219475821U (zh) | 一种基于zynq_fpga的车载毫米波雷达处理系统 | |
| CN104535835B (zh) | 双通道pci数据采集卡及方法 | |
| CN107479035B (zh) | 一种基于fpga和dac的宽带线性调频信号实时产生方法 | |
| Ye et al. | FPGA based DDR3 applications in a multichannel channelization data cache | |
| CN204408275U (zh) | 一种s波段双通道下的变频模块 | |
| CN103885361A (zh) | Usb探头控制器 | |
| CN104485958A (zh) | 一种模数转换器输出信号处理系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |