CN204216332U - 一种接口装置 - Google Patents

Abstract

本实用新型公开了一种接口装置，包括插板、插座、常断开关电路；其中所述插板的插接端有多个触片，多个触片中至少包括控制触片和电源触片，所述控制触片连接控制电压，所述控制触片的末端距插接端的边缘的距离大于电源触片的末端距插接端的边缘的距离；在所述插座的开口内形成有与所述触片一一对应的多个触点，所述多个触点中包括对应所述控制触片的控制触点、以及对应所述电源触片的电源触点，所述控制触点和电源触点距所述开口面的距离相同；所述电源触点通过所述常断开关电路连接到电源，所述控制触点连接所述常断开关电路的导通触发端。本实用新型避免了热插拔中的电流波动和放电电弧，提高了插板和插座之间热插拔的可靠性。

Description

一种接口装置

技术领域

本实用新型涉及电路传输领域，特别涉及一种接口装置。

背景技术

当前的电气设备，尤其是以计算机、互联网、通信等领域所使用的电器设备，大都因为功能的区分而分解成各种功能的电路板结构，并在边路版之间通过各种接口装置进行插接，进而实现电路板之间的电路连接。

对于处于工作状态的插接电路来说，往往因为接口中存在电路板的供电以及传输的数据电流，在突然进行热插拔时，出现瞬间的电流信号波动而产生电流冲击，进而造成电路器件的损坏，甚至产生电弧造成更大的破坏。但是，对于多组电气设备所组成的庞大系统来说，当其中的某个电路模块需要进行检测而必须进行插拔，同时又不能影响整个系统的当前运行时，则必不可少地需要对正在通电工作的电路模块进行热插拔。

例如计算机中，液晶屏模块和主板之间的通过接口进行插接。当计算机处于工作状态时，对液晶屏模块的热插拔过程，将导致电流信号的波动，进而对液晶屏模块、计算机主板产生电流冲击，甚至产生电弧，而对液晶屏模块和/或计算机主板造成破坏。

实用新型内容

有鉴于此，本实用新型提供一种接口装置，以保证通过该接口装置连接的电路模块之间进行热插拔时的安全。

本申请的技术方案是这样实现的：

一种接口装置，包括插板、插座、常断开关电路；其中：

所述插板具有插接端、并在所述插接端形成有包括多个触片的金手指，所述金手指的所述多个触片中至少包括控制触片和电源触片，其中，所述控制触片连接控制电压，并且所述控制触片的末端距所述插接端的边缘的距离大于所述电源触片的末端距所述插接端的边缘的距离；

所述插座具有供所述插接端进入的开口、并在所述开口内形成有与所述金手指中所述触片一一对应的多个触点，所述多个触点中包括对应所述控制触片的控制触点、以及对应所述电源触片的电源触点，其中，所述控制触点和所述电源触点距所述开口面的距离相同；

以及，所述电源触点通过所述常断开关电路连接到电源，并且，所述控制触点连接所述常断开关电路的导通触发端。

进一步，所述电源包括第一电源和第二电源；

所述电源触点包括至少1个第一电源触点和至少1个第二电源触点。

进一步，所述常断开关电路包括N型金属氧化物半导体场效应晶体管NMOS、第一P型金属氧化物半导体场效应晶体管PMOS、第二PMOS、第一电阻、第二电阻和第三电阻；其中，

所述NMOS的栅极通过所述第一电阻连接于所述第二电源，所述NMOS的源极连接于所述导通触发端，所述NMOS的漏极与所述第二电阻的一端连接；

所述第二电阻的另一端分别与所述第一PMOS的栅极、第二PMOS的栅极连接，并通过所述第三电阻连接于所述第一电源；

所述第一PMOS的源极连接于所述第一电源，所述第一PMOS的漏极连接于所述第一电源触点；

所述第二PMOS的源极连接于所述第二电源，所述第二PMOS的漏极连接于所述第二电源触点。

进一步，所述第一电源电压为5V，所述第二电源电压为3.3V，所述控制电压为地电压GND，所述第一电阻为10KΩ、第二电阻为1KΩ、第三电阻为100KΩ。

进一步，所述常断开关电路还包括一端连接于所述第二PMOS的栅极而另一端接地的第一电容。

进一步，所述第一电容为10μF。

进一步，所述常断开关电路还包括第二电容、第三电容和第四电阻；其中，

所述第二电容的一端、第三电容的一端和第四电阻的一端连接于所述第一PMOS的漏极，所述第二电容的另一端、第三电容的另一端和第四电阻的另一端接地。

进一步，所述第二电容为10μF，所述第三电容为100nF，所述第四电阻为10KΩ。

进一步，所述常断开关电路还包括第四电容、第五电容和第五电阻；

所述第四电容的一端、第五电容的一端和第五电阻的一端连接于所述第二PMOS的漏极，所述第四电容的另一端、第五电容的另一端和第五电阻的另一端接地。

进一步，所述第四电容为10μF，所述第五电容为100nF，所述第五电阻为10KΩ。

从上述方案可以看出，本实用新型的口装置中，由于所述控制触片的末端距所述插接端的边缘的距离大于所述电源触片接的末端距所述插接端的边缘的距离，同时所述控制触点和所述电源触点距所述开口面的距离相同，进而在所述插板插入插座时，电源触片率先与电源触点接触，而控制触片后与控制触点接触，在控制触片与控制触点接触时通过常断开关电路开启对电源触点进而对电源触片的供电，在所述插板拔出插座时，控制触片率先控制触点分离，进而通过常断开关电路停止对电源触点以及电源触片的供电，进而在之后电源触片与电源触点是在断电的情况下分离的。这样可以保证在插板和插座的插拔过程中，不会导致电源触片和电源触点带电接触所带来的放电电弧，提高了插板和插座之间热插拔的可靠性，保证了通过本实用新型接口装置连接的电路模块之间进行热插拔时的安全。

附图说明

图1为本实用新型接口装置的A面结构示意图；

图2为本实用新型接口装置的B面结构示意图；

图3为本实用新型接口装置的常断开关电路的电路结构实施例示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本实用新型作进一步详细说明。

如图1、图2所示，本实用新型的接口装置包括插板1、插座2和常断开关电路3。其中，插板1分为A、B两面，插板1具有插接端10、并在所述插接端形成有包括多个触片11的金手指，所述触片11分布于插板1的A、B两面，所述金手指的多个触片11中至少包括控制触片111和电源触片112(电源触片112可以为除了控制触片111以外的触片中的任意1个或者多个)，其中，所述控制触片111连接控制电压，并且所述控制触片111的末端110距所述插接端10的边缘的距离大于所述电源触片112的末端距所述插接端10的边缘的距离。所述插座2具有供所述插接端10进入的开口20，并在所述开口20内形成有与所述金手指中所述触片11一一对应的多个触点21，所述多个触点21中包括对应所述控制触片111的控制触点211、以及对应所述电源触片112的电源触点212，其中，所述控制触点211和所述电源触点212距所述开口20面的距离相同。所述电源触点212通过一常断开关电路3连接到电源4，并且，所述控制触点211连接所述常断开关电路3的导通触发端31。

对于电气设备中插接的电路模块来说，一般都会具有多种电源电压的输入，据此本实用新型的一个实施例中，所述电源包括所述电源包括第一电源和第二电源进而可为采用本实用新型接口装置进行插接的电路模块提供两种电源；配合所述第一电源和第二电源，所述电源触点212包括至少1个第一电源触点2121和至少1个第二电源触点2122。

图3是本实用新型的接口装置中所采用的常断开关电路3的电路结构实施例示意图。

所述常断开关电路3包括NMOS(N型金属氧化物半导体场效应晶体管，N-Mental-Oxide-Semiconductor)NM1、第一PMOS(P型金属氧化物半导体场效应晶体管，P-Mental-Oxide-Semiconductor)PM1、第二PMOS PM2、第一电阻R1、第二电阻R2和第三电阻R3；其中，所述NMOS NM1的栅极G1通过所述第一电阻R1连接于第二电源P2，所述NMOS NM1的源极S1连接于所述导通触发端31，所述NMOS NM1的漏极D1与所述第二电阻R2的一端连接；第二电阻R2的另一端分别与第一PMOS PM1的栅极G2、第二PMOS PM2的栅极G3连接，并通过第三电阻R3连接于第一电源P1；第一PMOS PM1的源极S2连接于第一电源P1，第一PMOS PM1的漏极D2连接于第一电源触点2121；第二PMOS PM2的源极S3连接于第二电源P2，第二PMOS PM2的漏极D3连接于第二电源触点2122。

其中，第一电源P1电压为5V，第二电源P2电压为3.3V，控制电压为GND(地电压)，所述第一电阻R1为10KΩ(千欧姆)、第二电阻R2为1KΩ、第三电阻R3为100KΩ。

进一步地，所述常断开关电路3还包括一端连接于第二PMOS PM2的栅极G3而另一端接地GND的第一电容C1，所述第一电容C1为10μF(微法)。所述常断开关电路3还包括第二电容C2、第三电容C3和第四电阻R4；其中，第二电容C2的一端、第三电容C3的一端和第四电阻R4的一端连接于第一PMOS PM1的漏极D2，第二电容C2的另一端、第三电容C3的另一端和第四电阻R4的另一端接地GND,第二电容C2为10μF，第三电容C3为100nF，第四电阻R4为10KΩ。

进一步地，所述常断开关电路3还包括第四电容C4、第五电容C5和第五电阻R5，所述第四电容C4的一端、第五电容C5的一端和第五电阻R5的一端连接于第二PMOS PM2的漏极D3，第四电容C4的另一端、第五电容C5的另一端和第五电阻R5的另一端接地GND，第四电容C4为10μF，所述第五电容C5为100nF(纳法)，所述第五电阻R5为10KΩ。

本是实用新型常断开关电路3中各个电容的设置可以减小电流波动对各个晶体管以及对第一电源触点2121和第二电源触点2122输出电压的干扰。

另外，所述常断开关电路3还包括第一二极管DI1、第二二极管DI2和第三二极管DI3。第一二极管DI1的负极连接于NMOS NM1的漏极D1，第一二极管DI1的正极连接于NMOS NM1的源极S1。第二二极管DI2的负极连接于第一PMOSPM1的源极S2，第二二极管DI2的正极连接于第一PMOS PM1的漏极D2。第三二极管DI3的负极连接于第二PMOS PM2的源极S3，第三二极管DI3的正极连接于第二PMOS PM2的漏极D3。各个二极管与各个MOS管的源漏极之间是反并联关系，用以保护各个MOS管，防止各个MOS管因为反向高压而被击穿。

结合图1、图2、图3，当插板1未插入插座2时，插接端10的金手指并不与插座2的触点21连接。此时结合图1、图2和图3，控制触点211悬空，进而常断开关电路3的导通触发端31悬空，进而常断开关电路3中NMOS NM1处于截止状态，进而导致第一PMOS PM1和第二PMOS PM2处于关闭状态，从而第一电源P1不能通过第一PMOS PM1向第一电源触点2121供电，第二电源P2不能通过第二PMOS PM2向第二电源触点2122供电，此时第一电源触点2121和第二电源触点2122均处于没电状态。

在插板1插入插座2的过程中，由于所述控制触片111的末端110距所述插接端10的边缘的距离大于所述电源触片112的末端距所述插接端10的边缘的距离，并且所述控制触点211和所述电源触点212距所述开口20面的距离相同，进而所述电源触片112率先与电源触点212接触，在所述电源触片112率先与电源触点212接触之后，随着插板1向插座2的进一步插入，所述控制触片111才与控制触点211接触。在电源触片112与电源触点212形成接触而控制触片111未与控制触点211接触时，电源触片112与常断开关电路3的电源触点212形成通路，但此时，由于控制触点211因为没有接触控制触片111而仍然悬空，导致了电源触点212仍然处于没电状态，进而电源触片112也处于没电状态，此时与本实用新型的接口装置中电源触片112相连接的用电模块仍然处于无电状态。

当所述控制触片111与控制触点211接触时，控制触点211由悬空而变为控制触片111的控制电压，进而常断开关电路3的导通触发端31由悬空而变为控制触片111的控制电压使得NMOS NM1的源极S1的电压为控制电压，而控制电压为GND，图3中的第一电源P1为5V、第二电源P2为3.3V，进而NMOS NM1导通，NMOS NM1的导通进一步带动第一PMOS PM1和第二PMOS PM2的导通，从而第一电源P1开始通过第一PMOS PM1向第一电源触点2121供电，第二电源P2开始通过第二PMOS PM2向第二电源触点2122供电，此时第一电源触点2121和第二电源触点2122均处于供电状态。又因为此时进而电源触片112已经与电源触点212处于接触状态，所以此时电源触片112处于供电状态，此时与本实用新型的接口装置中电源触片112相连接的用电模块则开始处于供电状态。

由上述过程可以看出，在插板1插入插座2的过程中，电源触片112和电源触点212之间实现了先接触后供电结果，该结果使得金手指中电源触片112和插座2中电源触点212得到良好接触后才进行供电，不会导致带电接触带来的放电电弧，提高了带电插入的可靠性。

在插板1拔出插座2的过程中，由于所述控制触片111的末端110距所述插接端10的边缘的距离大于所述电源触片112的末端距所述插接端10的边缘的距离，并且所述控制触点211和所述电源触点212距所述开口20面的距离相同，进而所述控制触片111与所述控制触点211之间率先形成断路，在控制触片111与控制触点211之间形成断路之后，随着插板1从插座2的进一步拔出，所述电源触片112才与电源触点212之间形成断路。在控制触片111与控制触点211之间形成断路而电源触片112与电源触点212任然接触时，控制触点211由控制电压变为悬空状态，进而将NMOS NM1截止，进而导致第一PMOS PM1和第二PMOSPM2关闭，从而停止了第一电源P1通过第一PMOS PM1向第一电源触点2121的供电，以及第二电源P2通过第二PMOS PM2向第二电源触点2122的供电，此时第一电源触点2121和第二电源触点2122由供电状态变为断电状态。在随后的插板1从插座2的拔出过程中，因为电源触点212都已经处于了断电状态，因此不会在电源触片112和电源触点212物理分离的瞬间产生的供电电流(电压)波动。由此可以看出，，在插板1拔出插座2的过程中，电源触片112和电源触点212之间实现了先断电后分离的结果，进而不会导致带电分离带来的放电电弧，提高了插板1从插座2中带电拔出的可靠性。

本实用新型的接口装置可应用于计算机中液晶显示模块和主板之间的连接。其中插板1连接于液晶显示模块，而插座2连接于主板电路，常断开关电路3的电源4(第一电源P1、第二电源P2)由主板提供。例如，若本实用新型的接口装置的物理结构采用例如PCIE x1接口时，根据液晶显示模块所需的信号，在PCIE x1接口中的各个触片和触点的信号定义可以如表1、表2所示。

表1、插板1的各个触片所定义信号表

表2、插座2的各个触点所定义信号表

上述PCIE x1接口中，采用较短的针脚A1作为插拔的检测脚。当金手指端插入母座端时，除了针脚A1和针脚B17以外的信号针脚先接触到母座端中的对应针脚，这时电源并不供电。当金手指端的所有针脚完全与母座端的对应针脚接触后，母座端的针脚A1’才会接触上金手指端的针脚A1，同时母座端的针脚B17’才会接触上金手指端的针脚B17，此时液晶显示模块的供电才会开启。本实用新型可以保证液晶显示模块在插拔过程中，信号良好接触后才给其供电，不会导致带电接触带来的电弧，提高了插拔的可靠性。

上述关于PCIE x1接口的说明，仅为一具体实例对本实用新型的应用进行介绍。其中各个针脚的信号可根据不同应用环境进行其它定义。接口也不仅限于PCIEx1接口，也可采用其它标准接口，或者依据本实用新型采用不同于现有接口的新的物理结构的接口。

本实用新型的口装置中，由于所述控制触片的末端距所述插接端的边缘的距离大于所述电源触片接的末端距所述插接端的边缘的距离，同时所述控制触点和所述电源触点距所述开口面的距离相同，进而在所述插板插入插座时，电源触片率先与电源触点接触，而控制触片后与控制触点接触，在控制触片与控制触点接触时通过常断开关电路开启对电源触点进而对电源触片的供电，在所述插板拔出插座时，控制触片率先控制触点分离，进而通过常断开关电路停止对电源触点以及电源触片的供电，进而在之后电源触片与电源触点是在断电的情况下分离的。这样可以保证在插板和插座的插拔过程中，不会导致电源触片和电源触点带电接触所带来的放电电弧，提高了插板和插座之间热插拔的可靠性，保证了通过本实用新型接口装置连接的电路模块之间进行热插拔时的安全。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。

Claims (10)

1.一种接口装置，其特征在于，包括插板、插座、常断开关电路；其中：

所述插板具有插接端、并在所述插接端形成有包括多个触片的金手指，所述金手指的所述多个触片中至少包括控制触片和电源触片，其中，所述控制触片连接控制电压，并且所述控制触片的末端距所述插接端的边缘的距离大于所述电源触片的末端距所述插接端的边缘的距离；

所述插座具有供所述插接端进入的开口、并在所述开口内形成有与所述金手指中所述触片一一对应的多个触点，所述多个触点中包括对应所述控制触片的控制触点、以及对应所述电源触片的电源触点，其中，所述控制触点和所述电源触点距所述开口面的距离相同；

以及，所述电源触点通过所述常断开关电路连接到电源，并且，所述控制触点连接所述常断开关电路的导通触发端。

2.根据权利要求1所述的接口装置，其特征在于：

所述电源包括第一电源和第二电源；

所述电源触点包括至少1个第一电源触点和至少1个第二电源触点。

3.根据权利要求2所述的接口装置，其特征在于，所述常断开关电路包括N型金属氧化物半导体场效应晶体管NMOS、第一P型金属氧化物半导体场效应晶体管PMOS、第二PMOS、第一电阻、第二电阻和第三电阻；其中，

所述NMOS的栅极通过所述第一电阻连接于所述第二电源，所述NMOS的源极连接于所述导通触发端，所述NMOS的漏极与所述第二电阻的一端连接；

所述第二电阻的另一端分别与所述第一PMOS的栅极、第二PMOS的栅极连接，并通过所述第三电阻连接于所述第一电源；

所述第一PMOS的源极连接于所述第一电源，所述第一PMOS的漏极连接于所述第一电源触点；

所述第二PMOS的源极连接于所述第二电源，所述第二PMOS的漏极连接于所述第二电源触点。

4.根据权利要求3所述的接口装置，其特征在于：所述第一电源电压为5V，所述第二电源电压为3.3V，所述控制电压为地电压GND，所述第一电阻为10KΩ、第二电阻为1KΩ、第三电阻为100KΩ。

5.根据权利要求3或4所述的接口装置，其特征在于：所述常断开关电路还包括一端连接于所述第二PMOS的栅极而另一端接地的第一电容。

6.根据权利要求5所述的接口装置，其特征在于：所述第一电容为10μF。

7.根据权利要求3或4所述的接口装置，其特征在于：所述常断开关电路还包括第二电容、第三电容和第四电阻；其中，

所述第二电容的一端、第三电容的一端和第四电阻的一端连接于所述第一PMOS的漏极，所述第二电容的另一端、第三电容的另一端和第四电阻的另一端接地。

8.根据权利要求7所述的接口装置，其特征在于：所述第二电容为10μF，所述第三电容为100nF，所述第四电阻为10KΩ。

9.根据权利要求3或4所述的接口装置，其特征在于：所述常断开关电路还包括第四电容、第五电容和第五电阻；

所述第四电容的一端、第五电容的一端和第五电阻的一端连接于所述第二PMOS的漏极，所述第四电容的另一端、第五电容的另一端和第五电阻的另一端接地。

10.根据权利要求9所述的接口装置，其特征在于：所述第四电容为10μF，所述第五电容为100nF，所述第五电阻为10KΩ。