CN204123810U - 一种芯片、成像盒和成像装置 - Google Patents

Abstract

本实用新型公开了一种芯片、成像盒以及成像装置，其特征在于，其中该芯片包括：至少两个信号端子，其分别用于接收相应的外部信号；功能单元，其分别与各个信号端子连接，功能单元还具有电源输入端口正极和负极，用于为功能单元的工作提供电能；开关电路，其输入端口分别与各个信号端子连接，输出端口正极和负极分别与电源输入端口正极和负极连接；储能电路，其并联在电源输入端口正极和负极之间，用于在电源输入端口正负极之间不存在电压差时进行放电。本实用新型提供的芯片能够克服因某一时间段内接入的外部信号同时处于相同的状态，而导致电源输入端口正负极之间无法形成电压差，造成芯片的功能单元的工作状态因缺少供电电压而中断的问题。

Description

一种芯片、成像盒和成像装置

技术领域

本实用新型涉及打印成像技术领域，具体地说，涉及一种芯片、成像盒和成像装置。

背景技术

成像装置，例如打印机、复印机、传真机等，用于将要成像的信息通过墨水等成像材料成像到纸张等成像介质上。成像装置通常包括成像装置主体和成像盒。其中，成像盒通常以可拆卸的方式安装在成像装置中，并且，成像盒上往往配置有用于存储成像盒相关信息的芯片，该芯片通常以可拆卸的方式安装在成像盒上。

当成像盒安装在成像装置上时，成像盒上的芯片与成像装置之间建立电连接，并与成像装置主体之间进行数据通信。具体地，成像盒上的芯片与成像装置主体之间通过相应的端子进行电连接。

现有的适用于成像盒的芯片是利用接收到的复位信号RST、时钟信号CLK和数据信号DATA来获取芯片的工作电压。具体地，当复位信号RST、时钟信号CLK或数据信号DATA处于不同的电平时，芯片的电源输入端口正极与负极之间便会存在电压差，而该电压差便可以为芯片进行相关操作提供电能。然而，在数据通信过程中，一旦复位信号RST、时钟信号CLK和数据信号DATA处于相同的电平，芯片的电源输入端口正极与负极之间就不会存在电压差，此时芯片将无法正常工作，从而导致数据通信中断，引发数据通信错误。

基于上述情况，亟需一种能够利用外部信号进行可靠供电的芯片。

实用新型内容

为解决上述问题，本实用新型提供了一种芯片，所述芯片包括：

至少两个信号端子，其分别用于接收相应的外部信号；

功能单元，其分别与各个信号端子连接，所述功能单元还具有电源输入端口正极和负极，用于为所述功能单元的工作提供电能；

开关电路，其输入端口分别与各个信号端子连接，输出端口正极和负极分别与所述电源输入端口正极和负极连接；

储能电路，其并联在所述电源输入端口正极和负极之间，用于在所述电源输入端口正负极之间不存在电压差时进行放电。

根据本实用新型的一个实施例，所述储能电路在所述电源输入端口正极和负极之间存在电压差时进行充电以及储存电能。

根据本实用新型的一个实施例，所述开关电路包括至少两个开关支路，各个开关支路的输入端口与各个信号端子对应连接，输出端口正极和负极分别与所述电源输入端口正极和负极连接。

根据本实用新型的一个实施例，所述开关支路包括：

第一二极管，其正极与相应的信号端子连接，负极与所述电源输入端口正极连接；

第二二极管，其负极与相应的信号端子连接，正极与所述电源输入端口负极连接。

根据本实用新型的一个实施例，所述开关电路包括：

或门电路，其输入端口分别与各个信号端子对应连接，输出端口与所述电源输入端口正极连接；

与门电路，其输入端口分别与各个信号端子对应连接，输出端口与所述电源输入端口负极连接。

根据本实用新型的一个实施例，所述储能电路包括第一电阻、第一电容和第三二极管，所述第三二极管的正极与所述电源输入端口正极连接，负极与所述第一电容的一端连接，所述第一电容的另一端与所述电源输入端口负极连接，所述第一电阻与所述第三二极管并联。

根据本实用新型的一个实施例，所述储能电路包括电池。

根据本实用新型的一个实施例，所述信号端子包括测试端子，所述芯片还包括与所述测试端子连接的测试电路。

根据本实用新型的一个实施例，所述功能单元包括存储单元和读写控制单元，所述读写控制单元连接在信号端子与存储单元之间。

本实用新型还提供了一种成像盒，所述成像盒包括如上所述的芯片。

本实用新型还提供了一种成像装置，所述成像装置包括上所述的成像盒。

本实用新型实施例所提供的芯片在芯片的功能单元的电源输入端口正极和负极之间设置了储能电路。在芯片与成像装置的数据通信过程中，当接收到的外部信号处于相同的电平时，芯片能够通过储能电路来为芯片的功能单元供电，使得电源输入端口正负极之间持续存在电压差，从而保证芯片的功能单元持续正常工作，实现了保持芯片持续工作的目的。相较于现有的芯片，本实用新型提供的芯片克服了因某一时间段内接入的外部信号同时处于相同的状态，而导致电源输入端口正负极之间无法形成电压差，造成芯片的功能单元的工作状态因缺少供电电压而中断的问题。

本实用新型的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。本实用新型的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：

图1是现有芯片的结构示意图；

图2是现有芯片的工作时序图；

图3是根据本实用新型一个实施例的芯片的结构示意图；

图4是根据本实用新型一个实施例的储能电路的电路图；

图5是根据本实用新型一个实施例的芯片的工作时序图；

图6是根据本实用新型另一个实施例的芯片的结构示意图；

图7是根据本实用新型一个实施例的成像盒的结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本实用新型的实施方式，借此对本实用新型如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本实用新型中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本实用新型的保护范围之内。

同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本实用新型实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本实用新型可以不用这里的具体细节或者所描述的特定方式来实施。

实施例一：

图1示出了现有的一种适用于成像盒的芯片的结构示意图。

如图1所示，现有的芯片100中配置有复位端子101、时钟端子102、数据端子103、读写控制单元106、存储单元107和多个二极管。其中，复位端子101和时钟端子102分别用于接收成像装置(图中未示出)发送的复位信号RST和时钟信号CLK，数据端子103用于将成像装置发送的数据信号DATA传输给读写控制单元106，或者，将读写控制单元106发送的数据信号DATA传输给成像装置。

读写控制单元106用于将数据端子103传输来的数据信号DATA写入存储单元107进行存储，或从存储单元107中读取数据信号DATA并发送给数据端子103，以由数据端子103传输到成像装置中。存储单元107用于存储数据信号DATA所表征的数据信息。

为了使芯片的读写控制单元106和存储单元107获得工作电压(高电平的电源电压VCC和低电平的接地电压GND)，现有的芯片分别在复位端子101、时钟端子102、数据端子103上引出正向接入的二极管D1、D3和D5到读写控制单元106和存储单元107的电源输入端口正极(用于接收高电平的电源电压VCC)，并分别引出反向接入的二极管D2、D4、D6到读写控制单元106和存储单元107的电源输入端口负极(即接地端口，用于接收低电平的接地电压GND)。

利用二极管正向导通、反向截止的特性，只要复位信号RST、时钟信号CLK、数据信号DATA上存在不同的电平，电源输入端口正极与负极之间就会存在电压差，这样读写控制单元106和存储单元107也就能够正常工作。

上述现有芯片所采用的利用二极管从复位信号RST、时钟信号CLK、数据信号DATA的不同电平来获得高电平的电源电压VCC和低电平的接地电压GND的供电技术，存在诸多缺陷。

例如，在芯片与成像装置之间进行数据通信的过程中，复位信号RST保持高电平，时钟信号CLK为高低电平以一定频率相互转换的信号，数据信号DATA因所表征的数据信息为高低电平交错的信号。所以，数据通信的过程中会存在某些时刻或某些持续的时间段内，复位信号RST、时钟信号CLK、数据信号DATA同时处于高电平的状态。而此时，因芯片将无法获得表征接地电压GND的低电平信号，芯片的读写控制单元106和存储单元107的电源输入端口正极与负极之间将无法形成电压差，从而无法为读写控制单元106和存储单元107提供工作电压，芯片也就无法正常工作。

具体地，现有芯片与成像装置通信时复位信号RST、时钟信号CLK和数据信号DATA的对应时序如图2所示。当芯片与成像装置开始进行数据通信时，复位信号RST由低电平转换为高电平，并在数据通信过程中保持为高电平。在复位信号RST转换为高电平后，时钟信号CLK开始由低电平转换为以一定频率的高低电平相互转换的时钟信号。同步于时钟信号CLK的上升沿，依据所表征的数据信息，数据信号DATA为高低电平交错的信号。

在数据通信过程中的某些时刻(例如t0、t1、t2、t3、t4)，以及某些时间段(例如t1～t2、t3～t4所表示的时间段)内，复位信号RST、时钟信号CLK、数据信号DATA同时处于高电平的状态，因电源输入端口正极与负极之间无法形成电压差，读写控制单元106和存储单元107的工作状态就会中断。

显然，上述缺陷会随时因某一时间段(该时间段的持续时间相等于时钟信号CLK的高电平持续时间)内复位信号RST、时钟信号CLK和数据信号DATA同时处于高电平的状态，导致读写控制单元106和存储单元107的电源输入端口正极与负极之间无法形成电压差，造成读写控制单元106和存储单元107的工作状态因缺少供电电压而中断的问题，并引发数据通信错误，甚至导致成像盒或成像装置的数据损坏。

同样的，不只是成像盒，其它打印材料容纳容器及其芯片，如碳粉盒、调色剂盒等，采用上述现有芯片时，同样存在上述问题。

本实用新型针对现有芯片的上述问题，提供了新的芯片，该芯片能够利用接收到的多个信号为自身的工作进行可靠供电。图3示出了本实施例所提供的芯片的结构示意图。

如图3所示，本实施例所提供的芯片包括信号端子集301、开关电路302、储能电路303以及功能单元304。其中，为了利用各端子信号间的不同电平来进行供电，信号端子集301需要包含至少两个信号端子，以接收相应的外部信号。功能单元304分别与各个信号端子连接，并且，功能单元304还设置有电源输入端口，电源输入端口具有正极104和负极105，用于接收功能单元执行相应功能操作(工作)所需的电能(例如电源电压VCC和接地电压GND)。具体地，当电源输入端口的正负极之间具有电压差(源地工作电压差VCC/GND)时，功能单元能够正常工作。

开关电路302具有多个输入端口，各个输入端口分别与各个信号端子对应连接，开关电路302的输出端口正极和负极分别与芯片的功能单元的电源输入端口正极104和负极105连接。开关电路302能够将各个信号端子所接收到的外部信号中最高的电平输出给芯片的功能单元304的电源输入端口正极104，并将最低的电平输出给芯片的功能单元304的电源输入端口负极105。

为了克服现有芯片因输入的外部信号的电平相同时芯片的功能单元304的电源输入端口正负极之间不存在电压差，导致芯片无法正常工作的缺陷，本实用新型所提供的芯片还配置有储能电路303。储能电路303并联在芯片的功能单元304的电源输入端口正极104和负极105之间，其能够在电源输入端口正负极之间不存在电压差时进行放电，从而保持电源输入端口正负极之间存在电压差，为芯片的功能单元304供电。这样，即使芯片在某一时刻或某一时间段内接收到的外部信号的电平相同，此时芯片仍可以通过储能电路的放电来保证电源输入端口正负极之间存在电压差，从而使得芯片能够正常工作。优选地，在电源输入端口正负极之间存在电压差时，储能电路303执行充电以及储存电能。

为了更清楚地阐述本实用新型的目的、原理以及优点，本实施例以针对图1所示的芯片所提供的新的芯片为例进行进一步地阐述，图3示出了该芯片的结构示意图。

如图3所示，本实施例中，信号端子集301包含有复位端子101、时钟端子102和数据端子103。其中，复位端子101和时钟端子102分别用于接收成像装置(图中未示出)发送的复位信号RST和时钟信号CLK，数据端子103用于将成像装置发送的数据信号DATA传输给芯片的功能单元，或者，将芯片的功能单元发送的数据信号DATA传输给成像装置。

对应于信号端子的数量，本实施例中，开关电路302包含了三条结构相同的开关支路，各个开关支路的输入端口与各个信号端子对应连接，输出端口正极和负极分别与芯片的电源输入端口正极和负极连接。具体地，第一开关支路的输入端口与复位端子101连接，第二开关支路的输入端口与时钟端子102连接，第三开关支路的输入端口与数据端子103连接。

由于各个开关支路的电路结构相同，以下仅以第一开关支路为例作进一步的说明。如图3所示，第一开关支路包括第一二极管D1和第二二极管D2。其中，第一二极管D1的正极与复位端子101连接，负极与芯片的功能单元的电源输入端口正极连接，第二二极管D2的负极与复位端子101连接，正极与芯片的功能单元的电源输入端口负极连接。

利用二极管正向导通、反向截止的特性，开关电路302便能够将复位信号RST、时钟信号CLK和数据信号DATA中最高的电平输出给芯片的功能单元的电源输入端口正极，并将最低的电平输出给芯片的功能单元的电源输入端口负极。

需要说明的是，在本实用新型的其他实施例中，开关电路302还可以采用其他合理的电路形式，本实用新型不限于此。例如在本实用新型的一个实施例中，开关电路可以采用或门电路和与门电路来构成。其中，或门电路的输入端口分别与各个信号端子对应连接，输出端口与芯片的功能单元的电源输入端口正极连接，与门电路的输入端口分别与各个信号端子对应连接，输出端口与芯片的功能单元的电源输入端口负极连接，这样也同样可以达到将各个信号端子所接收到的外部信号中最高的电平输出给芯片的功能单元的电源输入端口正极，并将最低的电平输出给芯片的功能单元的电源输入端口负极的目的。

与图1所示芯片相同，本实施例所提供的芯片的功能单元304也由读写控制单元106和存储单元107构成，其连接关系与图1所示芯片相同，在此不再赘述。

在芯片与成像装置进行数据通信的过程中，当复位信号RST、时钟信号CLK和数据信号DATA存在不同的电平时，复位信号RST、时钟信号CLK和数据信号DATA通过上述二极管电路使得电源输入端口正极104与负极105之间存在电压差，从而为读写控制单元106和存储单元107供电，读写控制单元106和存储单元107能够正常工作。当复位信号RST、时钟信号CLK和数据信号DATA存在相同的电平时，储能电路303进行放电，使得电源输入端口正极104与负极105之间仍能够存在电压差，从而为读写控制单元106和存储单元107供电，读写控制单元106和存储单元107此时仍能够正常工作，从而保证了在数据通信过程中能够为芯片持续供电，使芯片持续工作。优选地，上述储能电路303在复位信号RST、时钟信号CLK、数据信号DATA存在不同的电平时(电源输入端口正极104与负极105之间存在电压差)，储能电路303执行充电以及储存电能。

图4示出了本实施例所提供的储能电路的具体电路图。

如图4所示，本实施例中，储能电路303包括第一电阻401、第三二极管402和第一电容403。其中，第三二极管402的正极与芯片的电源输入端口正极104连接，负极与第一电容403的一端连接，第一电容403的另一端与芯片的电源输入端口负极105连接，第一电阻401与第三二极管402并联。

当电源输入端口正极104与负极105之间存在电压差时，第三二极管402导通，从而将第一电阻401短接，第一电容403利用第三二极管402传输来的高电平信号进行充电。

当电源输入端口正极104与负极105之间不存在电压差时，第三二极管402反向截止，第一电容403在充电过程中所存储的电能通过第一电阻401释放给芯片的电源输入端口正极104，从而使得电源输入端口正极104与负极105之间仍存在电压差。

从图4中可以看出，本实施例所提供的储能电路303的第一电容403通过第三二极管402进行充电，而通过第一电阻401进行放电，保证了储能电路303的充电时间要比放电时间短。这样能够在电源输入端口正极104与负极105之间存在电压差时快速充满电能，并在电源输入端口正极104与负极105之间不存在电压差时缓慢放电。

下面结合图5所示的工作时序图来对本实施例提供的芯片300的电路工作原理进行详细说明。

如图5所示，本实施例中，当芯片与成像装置开始数据通信后，复位信号RST由低电平转换为高电平，并在数据通信过程中保持为高电平。在复位信号RST转换为高电平后，时钟信号CLK开始由低电平转换为以一定频率的高低电平相互转换的时钟信号。同步于时钟信号CLK的上升沿，依据所表征的数据信息，数据信号DATA为高低电平交错的信号。

由于本实施例中复位信号RST和时钟信号CLK由低电平转换为高电平的时间并不同步，且数据信号DATA同步于时钟信号CLK的上升沿(即数据信号DATA在时钟信号CLK的上升沿时保持电平不变)，这使得在数据通信初始时刻上述三个信号其中一个出现高电平时仍有信号处于低电平状态。

这样，数据通信开始时，复位信号RST、时钟信号CLK和数据信号DATA之间存在不同的电平，所述高电平通过开关电路302的正向接入的第一二极管传输给芯片的电源输入端口正极104，从而使得读写控制单元106和存储单元107的电源输入端口正极具有高电平的电源电压VCC；所述低电平通过开关电路302的反向接入的第二二极管传输给芯片的电源输入端口负极105，从而使读写控制单元06和存储单元107的电源输入端口负极具有低电平的接地电压GND。此时，读写控制单元106和存储单元107的电源输入端口正负极之间存在源地工作电压差VCC/GND(即源地工作电压差VCC/GND由低电平转换为高电平)，读写控制单元106和存储单元107开始正常工作。

同时，高电平的电源电压VCC使得第三二极管402正向导通，并将第一电阻401短接，第一电容403利用第三二极管402传输来的电能进行充电，电容电压Vc由低电平迅速增长为高电平(通常成像盒的芯片的电路中高电平电压约为3.3V)。第一电容403在充满电后处于储能状态，电容电压Vc保持高电平。

在数据通信过程中的某些时刻(例如t0、t1、t2、t3和t4)以及某些时间段(例如t1～t2和t3～t4所持续的时间段)内，复位信号RST、时钟信号CLK和数据信号DATA同时处于高电平的状态。

在时间段t0～t1中，复位信号RST、时钟信号CLK、数据信号DATA三个信号之间存在不同的电平，源地工作电压差VCC/GND为高电平，第一电容403处于充满电的储能状态，电容电压Vc保持高电平，读写控制单元106和存储单元107正常工作。

在时间段t1～t2初始时，上述三个信号同时转换为高电平，这三个信号无法通过反向接入的第二二极管D2、D4和D6来使芯片的电源输入端口负极105保持低电平的接地电压GND。上述三个信号无法通过二极管D1、D3和D5使得源地工作电压差VCC/GND保持高电平，也就无法维持读写控制单元106和存储单元107的供电以及工作。这时，为使源地工作电压差VCC/GND保持高电平，储能电路303处于放电状态，第一电容403释放电能。

在第一电容403放电的过程中，第三二极管402反向截止，第一电容403通过第一电阻401放电，电容电压Vc由高电平开始缓慢下降，同时，源地工作电压差VCC/GND转变为第一电容提供的电容电压Vc，其也是缓慢下降的高电平信号。由于源地工作电压差VCC/GND仍维持在较高电平(通常成像盒的芯片的电路中较高电平电压为1.4V以上并在3,3V以下的电压)，读写控制单元106和存储单元107仍能够正常工作。

在时间段t2～t3初始时，时钟信号CLK转换为低电平，上述三个信号之间存在不同的电平，并通过开关电路302的第一二极管和第二二极管使得芯片的电源输入端口正极104与负极105之间的电压差(即源地工作电压差VCC/GND)由较高电平的电容电压Vc转换为高电平，读写控制单元106和存储单元107继续工作。同时，第一电容403利用第三二极管402传输来的电能从较高电平的电容电压Vc开始充电，电容电压Vc由较高电平迅速增长为高电平(如从高于1.4V的某一电压增长为3.3V电压)。第一电容403在充满电后处于储能状态，电容电压Vc保持高电平。

在时间段t3～t4中，上述三个信号同时为高电平，各单元的工作状态与时间段t1～t2的相同，在此不再描述。

当芯片与成像装置的数据通信结束后，时钟信号CLK、数据信号DATA和复位信号RST先后转换为低电平。当这三个信号同时处于低电平时，源地工作电压差VCC/GND转变为第一电容403提供的电容电压Vc，第三二极管402反向截止，第一电容403通过第一电阻401放电，电容电压Vc由高电平开始缓慢下降，源地工作电压差VCC/GND也是缓慢下降的高电平信号。此时源地工作电压差VCC/GND仍维持在较高电平，仍能够为读写控制单元106和存储单元107提供所需的工作电压，读写控制单元106和存储单元107仍可以执行后续工作。

当第一电容403持续放电，电容电压Vc下降至高电平的最低值(如1.4V)以下时，源地工作电压差VCC/GND不再维持在较高电平，此时源地工作电压差已无法为读写控制单元106和存储单元107提供所需的工作电压，读写控制单元106和存储单元107不能工作。第一电容403持续放电，直至电容不再存有电能，电容电压Vc和源地工作电压差VCC/GND下降至低电平，芯片停止工作。

需要说明的是，在本实用新型的其他实施例中，储能电路也可以采用其他合理的电路形式，例如用电容和电阻串联的阻容电路，或者，只采用电容，同样能够实现本实用新型之目的。而本实施例所提供的电路仅仅是储能电路的一个优选地电路形式，采用这种电路形式，相对于接入的三个外部信号同时处于高电平的持续时间相等于时钟信号CLK的高电平持续时间的时间段内，第一电容通过第三二极管充电，通过第一电阻放电的电路设置，保证了储能电路的充电时间比放电时间短。这样能够在时钟信号CLK的低电平时快速充满电能，并在时钟信号CLK的高电平时缓慢放电，使得源地工作电压差VCC/GND在时钟信号CLK的高电平到下一次的低电平时能够保持高电平状态，从而为读写控制单元和存储单元的工作提供足够的电压。

本领域普通技术人员应当理解，在本实用新型的其他实施例中，储能电路也可以用电池(例如不可充电的干电池、可重复充放电的蓄电池等)等供电电源代替，本实用新型不限于此。当采用可重复充放电的蓄电池作为供电电路时，可以直接将蓄电池连接至电源输入端口正极和负极之间；当采用不可充电的电池(例如纽扣电池)作为供电电路时，优选地，储能电路可以是电池和正向接入的二极管(即二极管的正极与电池的正极连接，负极与电源输入端口正极连接)构成的供电电路，电池供电电压设置为高电平电压(例如3.3V左右)，正向接入的二极管用于在外部信号使电源输入端口正负极具有源地工作电压差VCC/GND时处于截止状态，使电池与电源输入端口正极之间断开不导通，并在外部信号使电源输入端口正负极没有源地工作电压差VCC/GND时处于导通状态，使电池为电源输入端口正负极供电，保证芯片能够持续工作。

同样的，储能电路也可以用其它由电容、电感等储能元件以及相应的组成电路来代替，只要能够实现在数据通信过程中，复位信号RST、时钟信号CLK、数据信号DATA等信号处于相同的电平时能够为芯片的读写控制单元和存储单元持续供电即可。

实施例二：

图6为本实用新型实施例所提供的另一种芯片的电路结构示意图。

如图6所示，本实施例在实施例一所提供的芯片的基础上，还包含了测试端子301a和测试电路305。其中，测试电路305与测试端子301a连接，测试端子301a能够将成像装置发出的测试信号传递给测试电路305，或者，将测试电路305的响应信号传递给成像装置。测试端子401a和测试电路305可用于成像装置对芯片300的安装状态、短路异常状态进行测试或对芯片300所在的成像盒内的成像材料余量水平进行检测。

与实施例所提供的芯片类似，测试端子301a与开关电路302的输入端连接。具体地，测试端子301a通过一个正向接入的第一二极管D7连接至芯片的电源输入端口正极104，通过一个反向接入的第二二极管D8连接至芯片的电源输入端口负极105。

通过在芯片的电源输入端口正负极之间设置储能电路，在数据通信过程中，当时钟信号CLK、数据信号DATA、复位信号RST和测试信号处于相同的电平时，由储能电路为读写控制单元和存储单元供电，使得芯片的电源输入端口正负极之间仍存在电压差，从而保证读写控制单元和存储单元能够正常工作。

此外，本实用新型实施例还提供了一种成像盒以及采用该成像盒的成像装置，其中成像盒包括本实用新型任意实施例所提供的芯片。

图7示出了本实施例所提供的成像盒的结构示意图。

如图7所示，本实施例中，成像盒700包括成像盒主体701、成像材料供应部702和芯片300。其中，芯片300采用本实用新型任一实施例所提供的芯片。

本实施例中，成像盒700以可拆卸的方式安装到成像装置(图中未示出)中，成像盒主体701用于存储成像材料，成像材料供应部702通常形成在成像盒主体701的底壁上。当成像盒700安装到成像装置上后，成像材料供应部702与成像装置的成像材料供应管相连接，从而将成像盒主体701中的成像材料输送至成像装置，以进行相关成像操作。本实施例中，芯片300可拆卸地设置在墨盒主体701的外壁上，其在成像盒700装入成像装置后与成像装置侧的相对应的接触机构建立电连接，从而与成像装置进行数据通信。

本领域普通技术人员应理解，本实用新型实施例中所提供的芯片并不限于用于成像盒以及成像装置中的芯片，还可以为其他合理应用环境中的芯片，本实用新型不限于此。

从上述描述中可以看出，采用本实用新型实施例所提供的芯片在芯片的功能单元的电源输入端口正极和负极之间设置储能电路，在芯片与成像装置的数据通信过程中，当接收到的外部信号处于相同的电平时，通过储能电路来为芯片的功能单元供电，使得电源输入端口正负极之间持续存在电压差，从而保证芯片的功能单元持续正常工作，实现了保持芯片持续工作的目的。相较于现有的芯片，本实用新型提供的芯片避免了因某一时间段内接入的外部信号同时处于相同的状态，而导致电源输入端口正负极之间无法形成电压差，造成芯片的功能单元的工作状态因缺少供电电压而中断的问题。

应该理解的是，本实用新型所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。

说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本实用新型的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。

为了方便，在此使用的多个项目、结构单元、组成单元和/或材料可出现在共同列表中。然而，这些列表应解释为该列表中的每个元素分别识别为单独唯一的成员。因此，在没有反面说明的情况下，该列表中没有一个成员可仅基于它们出现在共同列表中便被解释为相同列表的任何其它成员的实际等同物。另外，在此还可以连同针对各元件的替代一起来参照本实用新型的各种实施例和示例。应当理解的是，这些实施例、示例和替代并不解释为彼此的等同物，而被认为是本实用新型的单独自主的代表。

此外，所描述的特征、结构或特性可以任何其他合适的方式结合到一个或多个实施例中。在下面的描述中，提供一些具体的细节，例如长度、宽度、形状等，以提供对本实用新型的实施例的全面理解。然而，相关领域的技术人员将明白，本实用新型无需上述一个或多个具体的细节便可实现，或者也可采用其它方法、组件、材料等实现。在其它示例中，周知的结构、材料或操作并未详细示出或描述以免模糊本实用新型的各个方面。

虽然上述示例用于说明本实用新型在一个或多个应用中的原理，但对于本领域的技术人员来说，在不背离本实用新型的原理和思想的情况下，明显可以在形式上、用法及实施的细节上作各种修改而不用付出创造性劳动。因此，本实用新型由所附的权利要求书来限定。

Claims (11)

1.一种芯片，其特征在于，所述芯片包括：

至少两个信号端子，其分别用于接收相应的外部信号；

功能单元，其分别与各个信号端子连接，所述功能单元还具有电源输入端口正极和负极，用于为所述功能单元的工作提供电能；

开关电路，其输入端口分别与各个信号端子连接，输出端口正极和负极分别与所述电源输入端口正极和负极连接；

储能电路，其并联在所述电源输入端口正极和负极之间，用于在所述电源输入端口正负极之间不存在电压差时进行放电。

2.如权利要求1所述的芯片，其特征在于，所述储能电路在所述电源输入端口正极和负极之间存在电压差时进行充电以及储存电能。

3.如权利要求1或2所述的芯片，其特征在于，所述开关电路包括至少两个开关支路，各个开关支路的输入端口与各个信号端子对应连接，输出端口正极和负极分别与所述电源输入端口正极和负极连接。

4.如权利要求3所述的芯片，其特征在于，所述开关支路包括：

第一二极管，其正极与相应的信号端子连接，负极与所述电源输入端口正极连接；

第二二极管，其负极与相应的信号端子连接，正极与所述电源输入端口负极连接。

5.如权利要求1或2所述的芯片，其特征在于，所述开关电路包括：

或门电路，其输入端口分别与各个信号端子对应连接，输出端口与所述电源输入端口正极连接；

与门电路，其输入端口分别与各个信号端子对应连接，输出端口与所述电源输入端口负极连接。

6.如权利要求1或2所述的芯片，其特征在于，所述储能电路包括第一电阻、第一电容和第三二极管，所述第三二极管的正极与所述电源输入端口正极连接，负极与所述第一电容的一端连接，所述第一电容的另一端与所述电源输入端口负极连接，所述第一电阻与所述第三二极管并联。

7.如权利要求1所述的芯片，其特征在于，所述储能电路包括电池。

8.如权利要求1或2所述的芯片，其特征在于，所述信号端子包括测试端子，所述芯片还包括与所述测试端子连接的测试电路。

9.如权利要求1或2所述的芯片，其特征在于，所述功能单元包括存储单元和读写控制单元，所述读写控制单元连接在信号端子与存储单元之间。

10.一种成像盒，其特征在于，所述成像盒包括如权利要求1～9中任一项所述的芯片。

11.一种成像装置，其特征在于，所述成像装置包括如权利要求10所述的成像盒。