CN104354473A - 一种成像盒芯片及成像盒 - Google Patents

Abstract

本发明公开了一种成像盒芯片及成像盒，其中该成像盒芯片包括：时钟端子，其用于接收时钟信号；数据端子，其用于传输数据信息；存储模块，其用于存储数据信息；读写模块，其与时钟端子、数据端子和存储模块连接，用于根据时钟信号进行相应的操作，该操作包括将数据端子传输来的数据信息写入存储模块、将从存储模块读取到的数据信息传输到数据端子，以及，停止进行数据的读写。本发明所提供的成像盒芯片不需要配置复位端子，避免了因复位端子或复位信号RST的异常而导致的芯片的读写操作中断甚至引发数据通信错误的问题。

Description

一种成像盒芯片及成像盒

技术领域

本发明涉及打印成像技术领域，具体地说，涉及一种成像盒芯片以及成像盒。

背景技术

成像装置，例如打印机、复印机、传真机等，用于将要成像的信息通过墨水等成像材料成像到纸张等成像介质上。成像装置通常包括成像装置主体和成像盒。其中，成像盒通常以可拆卸的方式安装在成像装置中，并且，成像盒上往往配置有用于存储成像盒相关信息的芯片，即成像盒芯片。

成像盒芯片通常以可拆卸的方式安装在成像盒上。当成像盒安装在成像装置上时，成像盒上的成像盒芯片与成像装置之间建立电连接，并与成像装置主体之间进行数据通信。具体的，成像盒上的芯片与成像装置主体之间通过相应的端子进行电连接。

目前常见的成像盒芯片的组成结构中，成像盒芯片上配置了复位端子、时钟端子、数据端子以完成与成像装置主体的数据通信。其中，复位端子、时钟端子分别接收成像装置发送的复位信号RST、时钟信号CLK，数据端子接收成像装置发送的数据信息DATA，或者，成像盒芯片通过数据端子向成像装置发送数据信息DATA。

图1示出了现有的成像盒芯片的工作时序图。

如图1所示，当成像装置主体尝试与成像盒芯片进行数据通信时，成像装置将复位信号RST转换至高电平，并将该高电平的复位信号RST发送给成像盒芯片的复位端子。成像装置在发送复位信号RST的同时，还开始发送时钟信号CLK和数据信息DATA。

当成像盒芯片通过复位端子接收到的复位信号RST转换至高电平时，成像盒芯片开始执行读写操作，依据时钟信号CLK(例如同步于时钟信号CLK)，将数据端子接收的数据信息DATA存储到成像盒芯片内部的存储模块或将存储模块所存储的墨盒相关信息发送到数据端子。

当数据通信完成或需要终止数据通信时，成像装置停止发送时钟信号CLK和数据信息DATA，并将复位信号RST转换至低电平。当成像盒芯片接收到的复位信号RST转换至低电平时，成像盒芯片终止读/写操作并将成像盒芯片内部产生的临时值复位为初始值，成像盒芯片停止工作。

上述现有的通过复位端子接收复位信号RST来控制芯片的读/写操作以及复位为初始值的数据通信方式，存在诸多隐患。例如，在数据通信过程中，由于信号干扰或者芯片与成像装置的接触不良，容易引起复位信号RST的高电平产生跳变(如复位信号RST短时间内跳变为低电平)，进而导致芯片的读/写操作中断，从而影响数据通信效率，并很有可能引发数据通信错误，甚至导致墨盒或成像装置的数据损坏。

基于上述情况，亟需一种能够可靠地进行读写操作的成像盒芯片。

发明内容

为解决上述问题，本发明提供了一种成像盒芯片，所述芯片包括：

时钟端子，其用于接收时钟信号；

数据端子，其用于传输数据信息；

存储模块，其用于存储所述数据信息；

读写模块，其与所述时钟端子、数据端子和存储模块连接，用于根据所述时钟信号进行相应的操作，所述操作包括：将所述数据端子传输来的数据信息写入所述存储模块、将从所述存储模块读取到的数据信息传输到所述数据端子，以及，停止进行数据的读写。

根据本发明的一个实施例，所述读写模块在停止进行数据的读写时，还将数据读写过程中产生的临时数据复位为初始数据。

根据本发明的一个实施例，所述读写模块包括：

读写使能单元，其与所述时钟端子连接，用于根据所述时钟信号产生并输出读写使能信号；

数据读写单元，其与所述读写使能单元、时钟端子、数据端子和存储模块连接，用于根据所述读写使能信号进行相应的操作，所述操作包括：将所述数据端子传输来的数据信息写入所述存储模块、将从所述存储模块读取到的数据信息传输到所述数据端子，以及，停止进行数据的读写。

根据本发明的一个实施例，所述读写使能单元通过检测所述时钟信号的状态产生相应的读写使能信号，

当检测到所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述读写使能单元产生第一读写使能信号；

当检测到所述时钟信号在预设时长内持续处于所述第二状态时，所述读写使能单元产生第二读写使能信号。

根据本发明的一个实施例，所述读写使能单元包括：

时钟信号处理单元，其与所述时钟端子连接，用于根据所述时钟信号产生时钟状态信号；

使能信号产生单元，其连接在所述时钟信号处理单元和数据读写单元之间，用于根据所述时钟状态信号产生读写使能信号。

根据本发明的一个实施例，所述时钟信号处理单元通过检测所述时钟信号的状态产生相应的时钟状态信号，

当检测到所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述时钟信号处理单元产生第一时钟状态信号；

当检测到所述时钟信号在预设时长内持续处于第二状态时，所述时钟信号处理单元产生第二时钟状态信号。

根据本发明的一个实施例，所述预设时长为预设数量的第二时钟周期，所述第二时钟周期为第二时钟信号的周期。

根据本发明的一个实施例，所述第二时钟信号的频率为所述时钟信号频率的至少2倍。

根据本发明的一个实施例，

所述使能信号产生单元根据所述第一时钟状态信号，产生第一读写使能信号，以控制所述数据读写单元进行数据的读写；

所述使能信号产生单元根据所述第二时钟状态信号，产生第二读写使能信号，以控制所述数据读写单元停止进行数据的读写。

根据本发明的一个实施例，所述时钟信号处理单元包括：

防倒灌电路，其输入端与所述时钟端子连接，输出端与所述使能信号产生单元连接；

电压补偿电路，其一端与所述防倒灌电路的输出端连接，另一端与地连接，其用于对所述防倒灌电路输出的信号进行电压补偿，得到所述时钟状态信号。

根据本发明的一个实施例，所述读写使能单元包括：

防倒灌电路，其输入端与所述时钟端子连接，输出端与所述数据读写单元连接；

电压补偿电路，其一端与所述防倒灌电路的输出端连接，另一端与地连接，其用于对所述防倒灌电路输出的信号进行电压补偿，得到所述读写使能信号。

根据本发明的一个实施例，所述防倒灌电路包括第一二极管，所述第一二极管的正极与所述时钟端子连接。

根据本发明的一个实施例，所述电压补偿电路包括第一电阻、第二二极管和第一电容，所述第二二极管的正极与所述防倒灌电路的输出端连接，负极与所述第一电容的一端连接，所述第一电容的另一端与地连接，所述第一电阻与所述第二二极管并联。

根据本发明的一个实施例，所述读写使能单元包括：

时钟信号处理单元，其与所述时钟端子连接，用于根据所述时钟信号产生相应的时钟状态信号；

使能信号产生单元，其连接在所述时钟信号处理单元和数据读写单元之间，并与所述时钟端子连接；

其中，当所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述使能信号产生单元产生第一读写使能信号，以控制所述数据读写单元进行数据的读写；

当所述时钟信号处理单元检测到所述时钟信号在预设时长内持续处于第二状态时，所述时钟信号处理单元产生第二时钟状态信号，所述使能信号产生单元根据所述第二时钟状态信号，产生第二读写使能信号，以控制所述数据读写单元停止数据的读写。

根据本发明的一个实施例，所述读写模块包括：

数据读写单元，其与所述数据端子和存储模块连接，用于根据所述时钟信号，将所述数据端子传输来的数据信息写入所述存储模块，或将从所述存储模块读取数据信息传输到所述数据端子；

开关单元，其与所述时钟端子连接，根据所述时钟信号断开或导通所述数据读写单元的电源。

根据本发明的一个实施例，所述开关单元根据所述时钟信号断开或导通所述数据读写单元的电源，

当所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述开关单元导通数据读写单元的电源；

当所述时钟信号在预设时长内持续处于第二状态时，所述开关单元断开数据读写单元的电源。

根据本发明的一个实施例，所述开关单元包括以下所列项中的任一项：

场效应晶体管、三极管、自恢复熔断丝和继电器。

本发明还提供了一种成像盒，所述成像盒包括如上所述的成像盒芯片。

本发明所提供的成像盒芯片通过在芯片内设置读写模块，利用读写模块监控时钟端子传输来的时钟信号CLK，以判断成像装置与成像盒芯片之间是否进行数据通信，并在判断到数据通信开始时执行数据的读写操作，在判断到数据通信终止时终止数据的读写操作并将数据读写过程中产生的临时数据复位为初始数据，从而达到控制成像盒芯片数据通信和复位的目的。

现有的成像盒芯片通过复位端子接收复位信号RST来控制成像盒芯片的数据读写操作。这种方式在数据通信过程中，由于信号干扰或者成像盒芯片与成像装置的接触不良，容易引起复位信号RST的高电平产生跳变(例如复位信号RST短时间内跳变为低电平)，从而导致芯片的读写操作中断，进而影响数据通信效率，并很有可能引发数据通信错误，甚至导致墨盒或成像装置的数据损坏。而且，当设置复位端子以接收复位信号RST时，成像盒芯片将拥有更多的端子，而更多的端子则更容易引发信号干扰或者芯片与记录装置接触不良的问题。

而本发明所提供的成像盒芯片，并不需要复位端子，仅通过时钟端子和数据端子即可完成芯片的正常数据通信，从而避免了复位端子或复位信号RST的异常导致成像盒芯片的读写操作中断甚至引发数据通信错误的问题。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：

图1是现有成像盒芯片的工作时序图；

图2是根据本发明一个实施例的成像盒芯片的结构示意图；

图3是根据本发明一个实施例的读写使能单元的结构示意图；

图4是根据本发明一个实施例的成像盒芯片的工作时序图；

图5是根据本发明一个实施例的时钟信号处理单元的电路示意图；

图6是采用如图5所示的时钟信号处理单元的成像盒芯片的工作时序图；

图7是根据本发明一个实施例的读写使能单元的电路示意图；

图8是采用如图7所示的读写使能单元的成像盒芯片的工作时序图；

图9是根据本发明又一个实施例的成像盒芯片的结构示意图；

图10是根据本发明一个实施例的成像盒的结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本发明实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本发明可以不用这里的具体细节或者所描述的特定方式来实施。

实施例一：

针对现有的成像盒芯片通过复位端子接收复位信号RST来控制芯片的读写操作而引起的诸多隐患，本发明提供了一种新的成像盒芯片。图2示出了本实施例所提供的成像盒芯片的结构示意图。

如图2所示，本实施例所提供的成像盒芯片202包括时钟端子203、数据端子204、读写模块205和存储模块206。其中，时钟端子203连接在成像装置201的对应端口与读写模块205之间，数据端子204连接在成像装置201的对应端口与读写模块205之间，读写模块205还与存储模块206连接。

存储模块206用于存储与成像盒相关的数据信息，本实施例中，存储模块206所存储的数据信息包括成像材料消耗量或剩余量等成像材料量数据、成像盒ID信息、成像材料颜色、成像盒生产日期等可改写数据和只读数据。为了保证数据存储的可靠性，本实施例中，存储模块206采用非易失性存储器，例如EEPROM、FLASH或铁电存储器等。需要说明的是，在本发明的其他实施例中，存储模块也可以仅存储上述所列信息中的任一项或几项，当然也可以存储其他没有列出的合理的数据，同时，存储模块所采用的存储器也可以为其他合理的存储器，本发明不限于此。

成像盒芯片202在工作的过程中，时钟端子203接收成像装置201发送来的时钟信号CLK，并将该时钟信号CLK传输给读写模块205。读写模块205根据接收到的时钟信号CLK，执行数据的读写操作或停止执行数据的读写操作。其中，数据的读写操作包括将数据端子204从成像装置201接收到的数据信息DATA写入存储模块206，或者将从存储模块206读取到的数据信息DATA传输到数据端子204，并由数据端子204将数据信息DATA传输给成像装置201。

本实施例中，当成像装置201不与成像盒芯片202进行数据通信时，成像装置201不向成像盒芯片202发送时钟信号CLK，此时成像盒芯片202的时钟端子203接收到的时钟信号CLK保持低电平。当成像装置201尝试与成像盒芯片202进行数据通信时，成像装置201向成像盒芯片202发送时钟信号CLK，成像盒芯片202的时钟端子203接收到的时钟信号CLK出现上升沿或高电平。同样的，当成像装置201终止与成像盒芯片202的数据通信时，成像装置201终止向成像盒芯片202发送时钟信号CLK，成像盒芯片202的时钟端子203接收到的时钟信号CLK变为持续的低电平。

当读写模块205接收到的时钟信号CLK出现上升沿或高电平时，读写模块205将向存储模块206写入数据信息DATA或从存储模块206中读取数据信息DATA，实现与成像装置201的数据通信。

当读写模块205接收到持续低电平的时钟信号CLK时，读写模块205将不进行或停止相关的读写操作，此时成像盒202也就不与成像装置201或停止与成像装置201进行数据通信。本实施例中，当读写模块205停止进行数据的读写操作时，其还会将数据读写过程中产生的临时数据复位为初始数据，从而完成了成像盒芯片的复位操作。

再次如图2所示，本实施例中，读写模块205进一步包括了读写使能单元205a和数据读写单元205b。其中，读写使能单元205a连接在时钟端子203与数据读写单元205b的控制端之间，数据读写单元205b的数据端分别与时钟端子203、数据端子204和存储模块206连接。

需要说明的是，本实施例所提供的成像盒芯片，数据读写单元需要同步于时钟信号CLK来执行数据读写操作，所以其数据端还需要与时钟端子连接，以在接收数据信息DATA时也接收时钟信号CLK。但是，对于其它无需同步于时钟信号CLK来执行数据读写操作的芯片，数据读写单元的数据端只需与数据端子和存储模块连接即可完整地完成数据读写操作，并不需要与时钟端子连接，本发明不限于此。

读写使能单元205a能够根据时钟端子203传输来的时钟信号CLK产生读写使能信号EN，并将该读写使能信号EN传输给数据读写单元205b。数据读写单元205b根据接收到的读写使能信号EN来进行数据的读写或停止进行数据读写。

具体地，本实施例中，当读写使能单元205a检测到时钟信号CLK出现上升沿或高电平时，其会产生第一读写使能信号(例如高电平的读写使能信号EN)，以控制数据读写单元205b进行数据读写。

本实施例中，数据读写单元205b执行数据读写操作时，同步于时钟信号CLK来执行数据信息DATA的读出或写入。直至，当读写使能单元205a检测到时钟信号CLK在预设时长内一直保持低电平时，读写使能单元205a会产生第二读写使能信号(例如低电平的读写使能信号EN)，以控制数据读写单元205b停止进行数据读写，此时数据读写单元205b还能够将数据读写过程中产生的临时数据复位为初始数据。

需要说明的是，在本发明的其他实施例中，用于控制数据读写单元进行数据读写操作的第一读写使能信号也可以为低电平信号，相应地，用于控制数据读写单元停止进行或不进行数据读写操作的第二读写使能信号为高电平信号，本发明不限于此。

其中，时钟信号CLK开始出现上升沿或者高电平是指成像装置201开始向成像盒芯片202发送时钟信号CLK的状态，此时成像装置201与成像盒芯片202之间开始进行数据通信。而时钟信号CLK在预设时长内一直保持低电平是指成像装置201停止发送时钟信号CLK的状态，此时成像装置201与成像盒芯片202之间停止或者不存在数据通信。

本领域普通技术人员应当理解，本实施例所提供的成像盒芯片中的读写使能单元依据时钟信号CLK出现上升沿或者高电平，以及时钟信号CLK在预设时长内一直保持低电平，来判断成像装置与芯片之间是否存在数据通信，并不限于以上所依据的时钟信号CLK的信号特征及判断方式。

例如，当成像装置与成像盒芯片之间停止或者不存在数据通信时，成像装置停止发送时钟信号CLK，时钟信号CLK可以保持为高电平；当成像装置与芯片之间开始数据通信时，成像装置开始发送时钟信号CLK，时钟信号CLK开始出现下降沿或者低电平。相对应的，依据本发明实施例，读写使能单元依据时钟信号CLK开始出现下降沿或者低电平，判断成像装置与芯片之间开始数据通信，控制允许数据读写单元执行读写操作；而当时钟信号CLK在设定时间内一直保持高电平时，判断成像装置与芯片之间停止数据通信，控制终止或者不允许数据读写单元执行读写操作。

相应的，本实施例中，将成像装置开始向成像盒芯片发送时钟信号CLK的状态，表示为时钟信号CLK处于第一状态(即出现高电平)或由第二状态变为第一状态(即出现上升沿)；而将成像装置停止发送时钟信号CLK的状态，表示为时钟信号CLK处于在预设时长内持续处于第二状态(即保持低电平)。

本实施例中，成像盒芯片在与成像装置进行数据通信时，同步于时钟信号CLK接收数据信息DATA。其中，数据信息DATA包含有成像盒ID信息、读/写控制指令等信息。成像盒ID信息用于对各个成像盒进行区分，这样成像装置在与成像盒进行通信时，能够通过成像盒ID从多个成像盒中选取所需要的成像盒来进行数据通信。

读写控制指令标记了本次成像装置的数据通信是读操作还是写操作。当读写控制指令为写指令时，数据信息DATA还会包括要写入成像盒芯片的数据；当读写控制指令为读指令时，数据信息DATA还会包括需要成像盒芯片发送数据的等待区间。等待区间的持续长度为成像盒芯片所发送的数据的长度，当成像装置发送读指令后，进入等待接收数据的状态，即数据信息DATA所包括的等待区间，成像盒芯片将成像装置要读取的数据读出并发送给成像装置，成像盒芯片所发送的数据通过填充数据信息DATA的等待区间而传递给成像装置。

本实施例中，数据读写单元包括ID判断单元、指令解析单元和读写控制单元。在成像盒芯片的数据读写单元执行数据读写的过程中，当ID判断单元判断出数据信息DATA所包含的成像盒ID信息与成像盒芯片自身存储的成像盒ID信息匹配后，ID判断单元会产生解析使能信号，以允许指令解析单元解析读/写控制指令。当指令解析单元对读写控制指令进行解析后，会相应地产生允许进行数据读操作的读出使能信号或允许进行数据写操作的写入使能信号，以允许读写控制单元执行数据的读出或写入操作。

需要说明的是，上述使能信号(例如解析使能信号、读出使能信号和写入使能信号等)是成像盒芯片在与成像装置进行数据通信过程中产生的使能信号，这些使能信号不同于本发明实施例所阐述的读写使能信号EN。本实施例所阐述的读写使能信号EN是指控制数据读写单元是否工作的信号，只有当读写使能信号EN允许数据读写单元工作时，数据读写单元才会执行数据通信，才会开始同步于时钟信号CLK接收包含成像盒ID信息、读写控制指令，以及需要写入成像盒芯片的数据或者需要读出成像盒芯片的数据的等待区间的数据信息DATA。

从上述描述中可以看出，本实施例所提供的成像盒芯片通过时钟信号CLK来实现对芯片读写操作的控制。相较于现有的成像盒芯片，本实施例所提供的成像盒芯片不再通过复位信号RST来控制成像盒芯片的读写操作，从而克服了现有的成像盒芯片因使用复位信号RST控制读写操作而引起的诸多隐患，提高了成像盒芯片的可靠性。同时，由于不需要配置复位端子，还有助于减小成像盒芯片的体积，降低成像盒芯片的成本。

实施例二：

本实施例所提供的成像盒芯片在实施例一所提供的芯片的基础上，对读写使能单元进行了进一步地优化。图3示出了本实施例所提供的成像盒芯片的读写使能单元的结构示意图。

如图3所示，本实施例中，读写使能单元205a包括时钟信号处理单元301和使能信号产生单元302。时钟信号处理单元301与时钟端子203连接，用于对时钟端子203传输来的时钟信号CLK进行分析，并产生相应的时钟状态信号。使能信号产生单元302连接在时钟信号处理单元301与数据读写单元205b之间，用于根据时钟状态信号产生相应的读写使能信号EN，以控制数据读写单元进行数据读写操作或停止进行数据读写操作。

本实施例中，当检测到接收到的时钟信号CLK处于第一状态，或由第二状态变为第一状态时，时钟信号处理单元301产生第一时钟状态信号。使能信号产生信号产生单元302能够根据第一时钟状态信号产生第一读写使能信号，以控制数据读写单元205b进行数据读写。

当检测到接收到的时钟信号CLK在预设时长内持续处于第二状态时，时钟信号处理单元301将产生第二时钟状态信号。使能信号产生单元302能够根据第二时钟状态信号产生第二读写使能信号，以控制数据读写单元205b停止进行数据读写。

优选的，当时钟信号CLK出现上升沿(即由第二状态变为第一状态)或者高电平(即处于第一状态)时，时钟信号处理单元301产生第一时钟状态信号，从而控制使能信号产生单元302产生高电平的使能信号EN(即第一读写使能信号)。高电平的使能信号EN允许数据读写单元205b执行数据读写操作。而当时钟信号CLK在预设时长内保持低电平时(即在预设时长内持续处于第二状态)，时钟信号处理单元301产生第二时钟状态信号，从而控制使能信号产生单元302产生低电平的使能信号EN(即第二读写使能信号)。低电平的使能信号EN不允许数据读写单元205b执行数据读写操作，同时还会控制数据读写单元205b将数据读写控制单元205b执行数据读写操作产生的临时数据复位为初始数据。

当时钟信号CLK在预设时长内持续处于第二状态时，时钟信号处理单元301将产生第二时钟状态信号。本实施例中，预设时长为预设数量的第二时钟周期的时间长度，其中，第二时钟周期为第二时钟信号CLK1的周期。为了更加准确地判断出时钟信号CLK的状态，以及时停止进行数据读写操作，本实施例中，第二时钟信号CLK1的频率为时钟信号CLK的至少2倍。

本实施例中，第二时钟信号CLK1由设置在时钟信号处理单元301内部的第二时钟信号产生单元生成。需要说明的是，在本发明的其他实施例中，用于产生第二时钟信号CLK1的第二时钟信号产生单元也可以设置在时钟信号处理单元301外部，当然，第二时钟信号CLK1也可以由设置在成像盒芯片外部的其他合理的时钟信号产生单元生成，本发明不限于此。

以下结合图4所示出的成像盒芯片的工作时序图，来对本实施例所提供的成像盒工作进行进一步的阐述。

如图4所示，当成像装置开始与成像盒芯片进行数据通信时，成像盒芯片接收到的时钟信号CLK由持续的低电平状态跳变为高电平状态。此时，设置在时钟信号处理单元301内部的第二时钟信号产生单元将依据时钟信号CLK的上升沿触发，第二时钟信号产生单元开始产生第二时钟信号CLK1。第二时钟信号CLK1用于检测时钟信号CLK是否在预设时长内持续保持低电平，即成像装置停止发送时钟信号CLK的状态。

同时，当时钟信号处理单元301检测到时钟信号CLK由持续的低电平状态跳变为高电平状态时，时钟信号处理单元301控制使能信号产生单元302产生高电平的使能信号EN，使能信号EN由低电平转换为高电平。在高电平使能信号EN的控制下，数据读写单元205b依据时钟信号CLK对数据信息DATA执行读写操作。

具体地，为了能够准确判断出时钟信号CLK的状态，第二时钟信号CLK1的频率要高于时钟信号CLK的频率，即第二时钟信号CLK1的频率为时钟信号CLK的频率的2倍或以上。如图4所示，本实施例中，第二时钟信号CLK1的频率为时钟信号CLK的频率的8倍，即成像盒芯片接收到一个完整周期的时钟信号CLK时，第二时钟信号CLK1已产生8个周期。相对应地，预设时长对应于时钟信号CLK的至少2个完整周期。本实施例中，预设时长为时钟信号CLK的2个周期的时长，即第二时钟信号CLK1的16个周期的时长。

时钟信号处理单元301通过第二时钟信号CLK1对时钟信号CLK进行采样分析，例如，依据第二时钟信号CLK1的上升沿或高电平对时钟信号CLK进行采样。当采样结果为连续16个第二时钟信号CLK1的周期中时钟信号CLK全部为低电平时，即时钟信号CLK在预设时长内一直保持低电平，此时时钟信号处理单元301则可以判断出此时成像装置已停止发送时钟信号CLK，数据通信结束。时钟信号处理单元301控制使能信号产生单元302产生低电平的使能信号EN，此时使能信号EN由高电平转换为低电平。在低电平的使能信号EN的控制下，数据读写单元205b终止数据的读写操作，并将执行数据读写操作的过程中产生的临时数据复位为初始数据。

使能信号产生单元302可以利用相应的分频电路对成像盒芯片的电源电压进行分频得到使能信号EN，或者，利用相应的电路从成像盒芯片的电源电压取电以产生使能信号EN，本发明不限于此。

此外，使能信号EN的产生或传递输出受时钟信号处理单元301的控制。

例如，当时钟信号CLK出现上升沿时，时钟信号处理单元301通过控制使能信号产生单元302的相关电路，产生高电平的使能信号EN。当时钟信号CLK在预设时长内一直保持低电平时，时钟信号处理单元301通过控制使能信号产生单元302的相关电路，产生低电平的使能信号EN。或者，使能信号产生单元302能够持续产生高电平的使能信号EN，但是当使能信号产生单元302没有将该高电平的使能信号EN进行输出时，使能信号EN线路的电压保持为低电平，即此时传递到数据读写单元205b的为低电平的使能信号EN。当时钟信号CLK出现上升沿时，时钟信号处理单元301控制使能信号产生单元302输出高电平的使能信号EN。当时钟信号CLK在预设时长内一直保持低电平时，时钟信号处理单元301控制使能信号产生单元302不输出高电平的使能信号EN，从而使得数据读写单元205b接收到的为低电平的使能信号EN。其等同于使能信号产生单元302输出了低电平的使能信号EN。

由此，当数据通信开始时，成像装置开始向成像芯片发送时钟信号CLK，时钟信号处理单元301根据时钟信号CLK的上升沿，触发产生第二时钟信号CLK1，并根据第二时钟信号CLK1对时钟信号CLK进行采样分析，以监控时钟信号CLK的状态，时钟信号处理单元301还控制使能信号产生单元302产生高电平的使能信号EN，以允许数据读写单元205b执行数据读写操作，此时成像盒芯片开始工作。

当数据通信结束时，成像装置停止向成像盒芯片发送时钟信号CLK，时钟信号处理单元301根据连续16个周期的第二时钟信号CLK1中采用得到的时钟信号CLK全部为低电平，判断此时数据通信结束，从而控制使能信号产生单元302产生低电平的使能信号EN，以终止数据读写控制单元205的数据读写操作，并将其执行读/写操作产生的临时值(即临时数据)复位为初始值(即初始数据)，芯片停止工作。

本实施例中，时钟信号处理单元采用触发器来监测时钟信号CLK的状态并产生相应的时钟状态信号，和/或，产生第二时钟信号CLK1。需要说明的是，在本发明的其他实施例中，时钟信号处理单元也可以采用其他合理的电路形式，本发明不限于此。

本领域普通技术人员应当理解，本发明实施例所提供的使能信号产生单元产生的使能信号EN的电平，也可以设置为低电平允许数据读写单元执行数据的读写操作，而高电平不允许数据读写单元执行数据的读写操作以及复位为初始值(即初始数据)；或者，设置为相应的电平变换触发，如上升沿触发读/写控制单元执行读/写操作，下降沿触发读/写控制单元停止读/写操作并复位为初始值(即初始数据)。

此外，还需要说明的是，在本发明的其他实施例中，第二时钟信号CLK1产生单元和使能信号产生单元也可以全部配置为依据时钟信号CLK的上升沿触发，也即，使能信号产生单元产生高电平的使能信号EN的操作并不受时钟信号处理单元的控制，但其产生低电平的使能信号EN的操作仍受时钟信号处理单元的控制。

具体地，当数据通信开始时，成像装置开始向成像芯片发送时钟信号CLK，当时钟信号CLK出现上升沿(即由第二状态变为第一状态)或处于高电平(即处于第一状态)时，使能信号产生单元直接产生第一读写使能信号，以控制数据读写单元进行数据的读写。同时，时钟信号处理单元还触发产生第二时钟信号CLK1，并根据第二时钟信号CLK1对时钟信号CLK进行采样分析，以监控时钟信号CLK的状态，

当时钟信号处理单元检测到时钟信号CLK在预设时长内持续处于低电平(即第二状态)时，时钟信号处理单元此时产生第二时钟状态信号。使能信号产生单元根据第二时钟状态信号，产生低电平的读写使能信号(即第二读写使能信号)，以控制数据读写单元停止数据的读写。

从上述描述中可以看出，本实施例所提供的成像盒芯片的读写使能单元进一步包括了时钟信号处理单元和使能信号产生单元。时钟信号处理单元根据第二时钟信号CLK1来监控时钟信号CLK的状态，并根据监测结果产生相应的时钟状态信号来控制使能信号产生单元产生相应的使能信号，从而控制数据读写单元的工作。

相较于现有的成像盒芯片，本实施例所提供的成像盒芯片能够克服现有的成像盒芯片因使用复位信号RST控制读写操作而引起的诸多隐患，提高了成像盒芯片的可靠性。而且，该成像盒芯片通过第二时钟信号CLK1来监控时钟信号CLK的状态，可以有效、准确地判断数据读写的开始时刻和起止时刻，并通过使能信号产生单元产生使能信号的方式，实现了在成像装置与成像盒芯片数据通信时及时地控制数据读写单元执行或停止数据的读写操作。

实施例三：

相较于实施例二所提供成像芯片的读写使能单元的实现方式，本实施例所提供的成像芯片的读写使能单元仅在时钟信号处理单元的实现方式上不同。而且，本实施例所提供的成像芯片的读写使能单元中的使能信号产生单元可以采用但不限于实施例一所述的实现方式。

图5示出了本实施例中所提供的时钟信号处理单元的电路示意图。

如图5所示，本实施例中，时钟信号处理单元包括防倒灌电路502和电压补偿电路503。其中，防倒灌电路502的输入端与时钟端子203连接，输出端与使能信号产生单元302连接。电压补偿电路的第一端与防倒灌电路502的输出端连接，另一端与地连接。

防倒灌电路502能够防止电路由其输出端流向输入端。电压补偿电路503能够在时钟信号处于第二状态(例如低电平状态)时，对防倒灌电路502的输出电压进行补偿，得到时钟状态信号CP，并将该时钟状态信号CP输出给使能信号产生单元302，以控制使能信号产生单元302产生相应的使能信号EN。

具体地，本实施例中，防倒灌电路502包括第一二极管D1，第一二极管D1的正极与时钟端子203连接，负极与使能信号产生单元302连接。电压补偿电路503包括第一电阻R1、第二二极管D2和第一电容C1，其中，第二二极管D2的正极与防倒灌电路502的输出端连接，负极与第一电容C1的一端连接。第一电容C1的另一端与地连接，第一电阻R1与第二二极管D2并联。其中，将第一二极管D1与第二二极管D2的公共结点标记为A结点。

当时钟信号处理单元电路的输入端，即第一二极管D1的正极，输入的电压信号为高电平时，第一二极管D1导通，此时A结点的电压为高电平。同时，电压补充电路503处于充电储能状态，第二二极管D2正向导通，从而将第一电阻R1短接，第一电容C1利用第二二极管D2传输来的高电平信号进行充电。

当时钟信号处理单元电路的输入端，即第一二极管D1的正极，输入的电压信号为低电平时，第一二极管D1不导通。同时，第二二极管D2反向截止，第一电容C1在充电过程中存储的电能通过第一电阻R1释放到A结点，从而使得A结点的电压保持在一定时长内高电平状态。

从图5中可以看出，本实施例所提供的电压补偿电路通过第二二极管进行充电，而通过第一电阻进行放电，也就保证了电压补偿电路的充电时间要比放电时间短。这样能够在时钟信号CLK的高电平时及时充满电能，并在时钟信号CLK处于低电平时缓慢放电，从而使得A结点在时钟信号CLK的低电平到下一周期的高电平时能够保持高电平状态，从而在有时钟信号CLK输入时持续产生高电平的时钟状态信号CP。

图6示出了本实施例所提供的成像盒芯片的工作时序图。

如图6所示，当数据通信开始时，成像装置开始向成像盒芯片发送时钟信号CLK。时钟端子203接收成像装置发送来的时钟信号CLK，并将该时钟信号传输到时钟信号处理单元301。

时钟信号CLK的第一个高电平输入到时钟信号处理单元301的输入端口时，时钟信号CLK的第一个高电平经第一二极管D1到达A结点和输出端口，电压补偿电路503中的第一电容C1通过第二二极管D2开始充电，并达到充电饱和状态，电容电压Vc由低电平迅速增长为高电平(通常成像盒芯片的电路中高电平电压约为3.3V)。同时，时钟信号处理单元301的输出端口，即第一二极管D1的阴极，输出的时钟状态信号CP由低电平转换为高电平。时钟信号处理单元301通过高电平的时钟状态信号CP，来控制使能信号产生单元302产生高电平的使能信号EN，以允许数据读写单元205b执行数据读写操作，成像盒芯片开始工作。

当时钟信号CLK的第一个低电平输入到时钟信号处理单元301的输入端口，即第一二极管D1的正极时，第一二极管D1不再导通，电压补偿电路503中的第一电容C1通过第一电阻R1开始放电，以补偿A结点和输出端口的电压，电容电压Vc由高电平开始缓慢下降。同时，时钟信号处理单元301的输出端口输出的时钟状态信号CP变为由第一电容C1所提供的电容电压Vc，该电压也是缓慢下降的高电平信号。由于时钟判断信号CP仍维持在较高电平(通常成像盒芯片的电路中较高电平电压为1.4V以上并在3.3V以下的电压)，因此使能信号产生单元302产生的使能信号EN仍旧为高电平，数据读写单元205b继续执行数据的读写操作，成像盒芯片继续工作。

当时钟信号CLK的第二个高电平输入到时钟信号处理单元301的输入端口，即第一二极管D1的正极时，第一二极管D1再次正向导通，时钟信号CLK的第二个高电平经第一二极管D1传输到A结点和输出端口。此时时钟信号处理单元301的输出端口输出的时钟状态信号CP变为由时钟信号CLK所提供的高电平电压。此时，电压补偿电路503中的第一电容C1通过第二二极管D2重新进行充电并达到充电饱和状态，电容电压Vc由放电后的较高电平重新增长为高电平(如从高于1.4V的某一电压增长为3.3V电压)。高电平的时钟状态信号CP控制使能信号产生单元302继续产生高电平的使能信号EN，成像盒芯片继续工作。

电压补偿电路503中的第一电容C1的工作状态随着时钟信号CLK的高低电平转换而不断进行充放电，并使时钟信号处理单元301输出的时钟状态信号CP维持在较高电平，以控制使能信号产生单元302产生的使能信号EN维持在高电平，从而保证数据读写单元205b持续执行数据的读写操作，芯片持续正常工作。

当数据通信结束时，成像装置停止向成像盒芯片发送时钟信号CLK，时钟信号处理单元301的输入端，即第一二极管D1的正极，接收到的信号为持续的低电平信号。此时，第一二极管D1不再导通，电压补偿电路503中的第一电容C1通过第一电阻R1开始放电，以补偿A结点和时钟信号处理单元301的输出端口的电压，电容电压Vc由高电平开始缓慢下降。同时，时钟信号处理单元301的输出端口输出的时钟状态信号CP变为由第一电容C1所提供的电容电压Vc，该电压也是缓慢下降的高电平信号。由于时钟状态信号CP仍维持在较高电平，因此使能信号产生单元302产生的使能信号EN仍旧为高电平，此时数据读写单元205仍能够继续执行数据的读写操作。

当第一电容C1持续放电，电容电压Vc下降至高电平的最低值(如1.4V)以下时，时钟状态信号CP被使能信号产生单元302判断为低电平(通常成像盒芯片的电路中将电压为1.4V以下的信号判断为低电平信号)。此时使能信号产生单元根据低电平的时钟状态信号CP产生低电平的使能信号EN，控制数据读写单元205停止执行数据的读写操作，并且还控制数据读写单元205将其在执行数据的读写操作时产生的临时数据复位为初始数据，芯片停止工作。

需要说明的是，当数据通信结束时，成像装置停止向成像盒芯片发送时钟信号CLK，此时时钟信号处理单元301接收到的时钟信号开始一直保持低电平，电压补偿电路503中的第一电容C1会持续放电直至将电能放完。相对应的，时钟状态信号CP也会从高电平持续下降至低电平，从而使使能信号EN由高电平转换为低电平，进而控制芯片停止工作并开始执行复位。因此，电容电压Vc从高电平持续下降至低电平的过程，也就可以等同为判断时钟信号CLK在预设时长内一直保持低电平的过程。

通过本实施例所提供的时钟信号处理单元的电路示意图，在数据通信过程中，电压补偿电路503中的第一电容C1保证时钟信号处理单元301的时钟判断信号CP维持在较高电平，从而控制使能信号产生单元302产生的使能信号EN维持在高电平，进而使数据读写单元205b持续执行数据的读写操作，芯片正常工作。在数据通信结束后，电压补偿电路中的第一电容C1持续放电直至将电能放完，时钟状态信号CP由高电平持续下降为低电平，从而控制使能信号产生单元302产生低电平的使能信号EN，使数据读写单元205b终止执行数据读写操作，且临时数据被复位为初始数据，芯片终止工作。

从上述描述中可以看出，本实施例所提供的成像盒芯片通过将时钟信号处理单元设置为由防倒灌电路和电压补偿电路构成的电路形式，通过对时钟信号CLK进行电压补偿得到时钟状态信号，从而控制使能信号产生单元产生相应的使能信号，进而实现对数据读写单元的数据读写工作的控制。

相较于现有的成像盒芯片，本实施例所提供的成像盒芯片能够克服现有的成像盒芯片因使用复位信号RST控制读写操作而引起的诸多隐患，提高了成像盒芯片的可靠性。同时，本实施例所提供的时钟信号处理单元的实现电路更加简单，无需设置其它的时钟信号就可以实现对时钟信号CLK的状态的监控。

实施例四：

本实施例提供了一种成像盒芯片，该芯片的结构与实施例一所提供的成像盒芯片的结构相同，但其读写使能单元采用了如实施例三中图5所示出的电路形式。相较于实施例三所提供的成像盒芯片，本实施例将时钟信号处理单元与使能信号产生单元的功能合并到同一电路中，使用该电路完成了从检测时钟信号CLK的状态到输出使能信号EN的整个过程。

图7示出了本实施例所提供的成像盒芯片中读写使能单元的电路示意图。

如图7所示，本实施例中所提供的读写使能单元的电路与实施例三中图6所示的时钟信号处理单元的电路结构相比，仅在输出端口上不同。本实施例的读写使能单元的电路的输出端口为读写使能单元电路所产生的使能信号EN的输出端，电路中其它的电路元件，例如第一二极管D1、第一电阻R1、第二二极管D2、第一电容C1以及它们之间的连接方式、A结点，与图5所示的相同。

由此可以看出，本实施例例所提供的读写使能单元的电路结构，其实质为将本发明实施例三所述的时钟信号处理单元电路301所输出的时钟判断信号CP作为使能信号产生单元302所产生的使能信号EN输出，从而省略了本发明实施例三中的使能信号产生单元302电路。

相对应的，图8为本实施例所提供的成像盒芯片的工作时序图。由于读写使能单元的电路结构与图5所示的电路结构相同，因此，图8所示的使能信号EN的信号波形时序与实施例三中图6所示的时钟判断信号CP的信号波形时序相同。

通过本实施例所提供的读写使能单元电路，在数据通信过程中，第一电容C1保证使能信号EN维持在较高电平，从而控制数据读写单元205b持续执行数据的读写操作，芯片正常工作。在数据通信结束后，第一电容C1持续放电直至将电能放完，使能信号EN持续地下降为低电平，从而控制数据读写单元205b终止执行数据的读写操作，且将临时数据复位为初始数据，芯片终止工作。

从上述描述中可以看出，本实施例所提供的成像盒芯片的读写使能单元由防倒灌电路和电压补偿电路构成，通过对时钟信号CLK进行电压补偿得到读写使能信号，从而控制数据读写单元的工作。

相较于现有的成像盒芯片，本实施例所提供的成像盒芯片能够克服现有的成像盒芯片因使用复位信号RST控制读写操作而引起的诸多隐患，提高了成像盒芯片的可靠性。而且，本实施例所提供的芯片的读写使能单元的电路更加简单，无需单独设置时钟信号处理单元和使能信号产生单元就可以实现依据时钟信号CLK的状态对数据读写单元进行控制。

实施例五：

读写使能单元控制数据读写单元工作状态的方式，并不限于通过输出使能信号EN来控制数据读写单元的工作状态，还可以通过开关单元来控制施加给数据读写单元的电源信号，来控制数据读写单元的工作状态。

图9示出了本实施例所提供的成像盒芯片的结构示意图。

从图9中可以看出，相较于实施例一所提供的成像盒芯片，本实施例所提供的成像盒芯片仅改变了数据读写单元205b的控制方式。具体地，本实施例在数据读写单元205b与其电源902之间设置了开关单元901，开关单元901还与时钟端子203连接。开关单元901能够根据时钟端子203传输来的时钟信号CLK断开或导通数据读写单元205b的电源，从而控制数据读写单元停止或继续执行数据的读写操作。

本实施例中，当时钟信号CLK出现上升沿(即从第二状态变为第一状态)或处于高电平(即第一状态)时，开关单元901导通数据读写单元205b与电源902的连接，从而使得电源902向数据读写单元205b供电，数据读写单元205b开始执行数据的读写操作；当时钟信号CLK在预设时长内一直保持低电平(即第二状态)时，开关单元901断开数据读写单元205b与电源902之间的连接，切断或阻止电源902向数据读写单元205b供电，使得数据读写单元205b终止数据的读写操作。

需要说明的是，开关单元901判断时钟信号CLK的状态的实现方式，可以包含但不限于前述实施例二至四的时钟信号处理单元的电路实现方式，在本发明的其他实施例中，开关单元还可以采用其他合理的方式来根据时钟信号CLK的状态导通或断开数据读写单元与其电源之间的连接。

本实施例中，开关单元采用场效应晶体管来实现其开关功能。需要说明的是，在本发明的其他实施例中，开关单元还可以采用其他合理的方式根据时钟信号CLK来导通或断开数据通信单元的电源，例如三极管、自恢复熔断丝、继电器等开关元件等，本发明不限于此。

其中，本实施例所提供的成像盒芯片还可以省略开关单元，设置为数据读写单元直接依据电源的控制来执行或终止数据的读写操作。具体地，数据读写单元与电源连接，当电源电压VCC转换为高电平时，电源向数据读写单元供电，数据读写单元可以执行数据的读写操作；当电源电压VCC转换为低电平时，电源不向数据读写单元供电，读写使能单元控制数据读写单元停止执行数据的读写操作，并将控制数据读写单元执行数据的读写操作的过程中产生的临时数据复位为初始数据。

从上述描述中可以看出，本实施例所提供的成像盒芯片中，利用开关单元来对时钟信号CLK进行监控，从而对控制数据读写单元的供电，进而控制数据读写操作。

相较于现有的成像盒芯片，本实施例所提供的成像盒能够克服现有的成像盒芯片因使用复位信号RST控制读写操作而引起的诸多隐患，提高了成像盒芯片的可靠性。而且，本实施例所提供的成像盒芯片中读写使能单元的控制电路更加简单，无需使能信号EN即可控制数据读写单元的工作。

本领域普通技术人员应当理解，本发明实施例所述的读写使能单元通过监控时钟端子所传递的时钟信号CLK以判断成像装置与成像盒芯片之间存在数据通信的方式，也可以设置为读写使能单元同时监控时钟端子所传递的时钟信号CLK和数据端子所传递的数据信息DATA。

例如，当时钟信号CLK和数据信息DATA其中一个信号出现上升沿或者高电平时，读写使能单元允许数据读写单元执行数据的读写操作。当时钟信号CLK和数据信息DATA两个信号在预设时长内都是一直保持低电平时，读写使能单元控制数据读写单元停止执行数据的读写操作，并将控制数据读写单元执行数据的读写操作的过程中产生的临时数据复位为初始数据。

或者，读写使能单元监控其它一个或多个信号(例如数据信息DATA、电源电压VCC)，只要该信号在存在数据通信和不存在数据通信时的信号特征具有明显区别，读写使能单元就可以通过该信号来获取数据通信状态，从而控制数据读写单元的工作状态。

当数据信息DATA出现上升沿或者高电平时，或者，当电源电压VCC转换为高电平时，读写使能单元允许数据读写单元执行数据的读写操作；当数据信息DATA在预设时长内都是一直保持低电平时，或者，当电源电压VCC转换为低电平时，读写使能单元控制数据读写单元停止执行数据的读写操作，并将控制数据读写单元执行数据的读写操作的过程中产生的临时数据复位为初始数据。

此外，本发明实施例还提供了一种成像盒，该成像盒包括本发明任意实施例所提供的成像盒芯片。

图10示出了本实施例所提供的成像盒的结构示意图。

如图10所示，本实施例中，成像盒1包括成像盒主体1001、成像材料供应部1002和成像盒芯片1003。其中，成像盒芯片1003采用本发明所提供的成像盒芯片。

本实施例中，成像盒1以可拆卸的方式安装到成像装置(图中未示出)中，成像盒主体1001用于存储成像材料，成像材料供应部1002通常形成在成像盒主体1001的底壁上。当成像盒1安装到成像装置上后，成像材料供应部1002与成像装置的成像材料供应管相连接，从而将成像盒主体1001中的成像材料输送至成像装置的打印头，以进行相关成像操作。本实施例中，成像盒芯片1003可拆卸地设置在墨盒主体1001的外壁上，其在成像盒1装入成像装置后与成像装置侧的相对应的接触机构建立电连接，从而与成像装置进行数据通信。

从上述描述中可以看出，本发明所提供的成像盒芯片通过在芯片内设置读写模块，利用读写模块监控时钟端子传输来的时钟信号CLK，以判断成像装置与成像盒芯片之间是否进行数据通信，并在判断到数据通信开始时执行数据的读写操作，在判断到数据通信终止时终止数据的读写操作并将数据读写过程中产生的临时数据复位为初始数据，从而达到控制成像盒芯片数据通信和复位的目的。

现有的通过复位端子接收复位信号RST来控制芯片的数据读写操作，这种方式在数据通信过程中，由于信号干扰或者芯片与记录装置的接触不良，引起复位信号RST的高电平产生跳变，如复位信号RST短时间内跳变为低电平，进而导致芯片的读写操作中断，从而影响数据通信效率，并很有可能引发数据通信错误，甚至导致墨盒或记录装置的数据损坏。而且，当设置复位端子以接收复位信号RST时，芯片上更多的端子则更容易引发信号干扰或者芯片与记录装置接触不良的问题。同样的，不只是墨盒，其它打印材料容纳容器及其芯片，如碳粉盒、调色剂盒等，采用设置复位端子和复位信号RST的方式控制芯片的读/写操作时，同样存在上述问题。

而本发明所提供的成像盒芯片，并不需要复位端子，仅通过时钟端子和数据端子即可完成芯片的正常数据通信，从而避免了复位端子或复位信号RST的异常导致芯片的读/写操作中断甚至引发数据通信错误的问题。

应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。

说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。

为了方便，在此使用的多个项目、结构单元、组成单元和/或材料可出现在共同列表中。然而，这些列表应解释为该列表中的每个元素分别识别为单独唯一的成员。因此，在没有反面说明的情况下，该列表中没有一个成员可仅基于它们出现在共同列表中便被解释为相同列表的任何其它成员的实际等同物。另外，在此还可以连同针对各元件的替代一起来参照本发明的各种实施例和示例。应当理解的是，这些实施例、示例和替代并不解释为彼此的等同物，而被认为是本发明的单独自主的代表。

此外，所描述的特征、结构或特性可以任何其他合适的方式结合到一个或多个实施例中。然而，相关领域的技术人员将明白，本发明无需上述一个或多个具体的细节便可实现，或者也可采用其它方法、组件、材料等实现。在其它示例中，周知的结构、材料或操作并未详细示出或描述以免模糊本发明的各个方面。

虽然上述示例用于说明本发明在一个或多个应用中的原理，但对于本领域的技术人员来说，在不背离本发明的原理和思想的情况下，明显可以在形式上、用法及实施的细节上作各种修改而不用付出创造性劳动。因此，本发明由所附的权利要求书来限定。

Claims (18)

1.一种成像盒芯片，其特征在于，所述芯片包括：

时钟端子，其用于接收时钟信号；

数据端子，其用于传输数据信息；

存储模块，其用于存储所述数据信息；

读写模块，其与所述时钟端子、数据端子和存储模块连接，用于根据所述时钟信号进行相应的操作，

所述操作包括：将所述数据端子传输来的数据信息写入所述存储模块、将从所述存储模块读取到的数据信息传输到所述数据端子，以及，停止进行数据的读写。

2.如权利要求1所述的芯片，其特征在于，所述读写模块在停止进行数据的读写时，还将数据读写过程中产生的临时数据复位为初始数据。

3.如权利要求1或2所述的芯片，其特征在于，所述读写模块包括：

读写使能单元，其与所述时钟端子连接，用于根据所述时钟信号产生并输出读写使能信号；

数据读写单元，其与所述读写使能单元、时钟端子、数据端子和存储模块连接，用于根据所述读写使能信号进行相应的操作，

所述操作包括：将所述数据端子传输来的数据信息写入所述存储模块、将从所述存储模块读取到的数据信息传输到所述数据端子，以及，停止进行数据的读写。

4.如权利要求3所述的芯片，其特征在于，所述读写使能单元通过检测所述时钟信号的状态产生相应的读写使能信号，

当检测到所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述读写使能单元产生第一读写使能信号；

当检测到所述时钟信号在预设时长内持续处于所述第二状态时，所述读写使能单元产生第二读写使能信号。

5.如权利要求3所述的芯片，其特征在于，所述读写使能单元包括：

时钟信号处理单元，其与所述时钟端子连接，用于根据所述时钟信号产生时钟状态信号；

使能信号产生单元，其连接在所述时钟信号处理单元和数据读写单元之间，用于根据所述时钟状态信号产生读写使能信号。

6.如权利要求5所述的芯片，其特征在于，所述时钟信号处理单元通过检测所述时钟信号的状态产生相应的时钟状态信号，

当检测到所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述时钟信号处理单元产生第一时钟状态信号；

当检测到所述时钟信号在预设时长内持续处于第二状态时，所述时钟信号处理单元产生第二时钟状态信号。

7.如权利要求6所述的芯片，其特征在于，所述预设时长为预设数量的第二时钟周期，所述第二时钟周期为第二时钟信号的周期。

8.如权利要求7所述的芯片，其特征在于，所述第二时钟信号的频率为所述时钟信号频率的至少2倍。

9.如权利要求6～8中任一项所述的芯片，其特征在于，

所述使能信号产生单元根据所述第一时钟状态信号，产生第一读写使能信号，以控制所述数据读写单元进行数据的读写；

所述使能信号产生单元根据所述第二时钟状态信号，产生第二读写使能信号，以控制所述数据读写单元停止进行数据的读写。

10.如权利要求5所述的芯片，其特征在于，所述时钟信号处理单元包括：

防倒灌电路，其输入端与所述时钟端子连接，输出端与所述使能信号产生单元连接；

电压补偿电路，其一端与所述防倒灌电路的输出端连接，另一端与地连接，其用于对所述防倒灌电路输出的信号进行电压补偿，得到所述时钟状态信号。

11.如权利要求3所述的芯片，其特征在于，所述读写使能单元包括：

防倒灌电路，其输入端与所述时钟端子连接，输出端与所述数据读写单元连接；

电压补偿电路，其一端与所述防倒灌电路的输出端连接，另一端与地连接，其用于对所述防倒灌电路输出的信号进行电压补偿，得到所述读写使能信号。

12.如权利要求10或11所述的芯片，其特征在于，所述防倒灌电路包括第一二极管，所述第一二极管的正极与所述时钟端子连接。

13.如权利要求10～12中任一项所述的芯片，其特征在于，所述电压补偿电路包括第一电阻、第二二极管和第一电容，所述第二二极管的正极与所述防倒灌电路的输出端连接，负极与所述第一电容的一端连接，所述第一电容的另一端与地连接，所述第一电阻与所述第二二极管并联。

14.如权利要求3所述的芯片，其特征在于，所述读写使能单元包括：

时钟信号处理单元，其与所述时钟端子连接，用于根据所述时钟信号产生相应的时钟状态信号；

使能信号产生单元，其连接在所述时钟信号处理单元和数据读写单元之间，并与所述时钟端子连接；

其中，当所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述使能信号产生单元产生第一读写使能信号，以控制所述数据读写单元进行数据的读写；

当所述时钟信号处理单元检测到所述时钟信号在预设时长内持续处于第二状态时，所述时钟信号处理单元产生第二时钟状态信号，所述使能信号产生单元根据所述第二时钟状态信号，产生第二读写使能信号，以控制所述数据读写单元停止数据的读写。

15.如权利要求1所述的芯片，其特征在于，所述读写模块包括：

数据读写单元，其与所述数据端子和存储模块连接，用于根据所述时钟信号，将所述数据端子传输来的数据信息写入所述存储模块，或将从所述存储模块读取数据信息传输到所述数据端子；

开关单元，其与所述时钟端子连接，根据所述时钟信号断开或导通所述数据读写单元的电源。

16.如权利要求15所述的芯片，其特征在于，所述开关单元根据所述时钟信号断开或导通所述数据读写单元的电源，

当所述时钟信号处于第一状态，或由第二状态变为第一状态时，所述开关单元导通数据读写单元的电源；

当所述时钟信号在预设时长内持续处于第二状态时，所述开关单元断开数据读写单元的电源。

17.如权利要求15或16所述的芯片，其特征在于，所述开关单元包括以下所列项中的任一项：

场效应晶体管、三极管、自恢复熔断丝和继电器。

18.一种成像盒，其特征在于，所述成像盒包括如权利要求1～17中任一项所述的成像盒芯片。