CN203950800U - 电容结构以及堆叠型电容结构 - Google Patents

电容结构以及堆叠型电容结构 Download PDF

Info

Publication number
CN203950800U
CN203950800U CN201420389662.8U CN201420389662U CN203950800U CN 203950800 U CN203950800 U CN 203950800U CN 201420389662 U CN201420389662 U CN 201420389662U CN 203950800 U CN203950800 U CN 203950800U
Authority
CN
China
Prior art keywords
depression
capacitance structure
capacitance
electrically
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201420389662.8U
Other languages
English (en)
Inventor
黄知澍
潘锡明
郑惟纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Formosa Epitaxy Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formosa Epitaxy Inc filed Critical Formosa Epitaxy Inc
Application granted granted Critical
Publication of CN203950800U publication Critical patent/CN203950800U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本实用新型提供一种电容结构及堆叠型电容结构，其中电容结构包括导电基板，所述导电基板包括第一表面以及位于所述第一表面上的至少一个第一凹陷；第一介电层，覆盖所述第一表面以及所述第一凹陷；以及第一金属层，覆盖所述第一介电层，其中所述第一介电层与所述第一金属层具有与所述第一凹陷相应的凹陷结构。本实用新型可以使电容结构及堆叠型电容结构具有较高的集成度以及较高的电容量。

Description

电容结构以及堆叠型电容结构
技术领域
本实用新型涉及半导体组件以及堆叠型半导体组件，尤其涉及一种电容结构以及堆叠型电容结构。
背景技术
随着科技的进步，半导体组件的应用越来越广，在计算机、通讯（Communication）与消费性电子（Consumer Electronics）产品领域，都需要大量使用具有不同功能的半导体组件。在上述的半导体组件中，电容是一个基本且重要的组件。在电路上来说，为了使负载的电压稳定，会在靠近负载的地方配置一个电容用来稳压。因此，对集成电路上的电路模块来说，最理想的偏压方式是在连接工作电压端及接地端配置电容器。
然而，随着半导体组件集成度（integration）的增加，组件的尺寸逐渐缩小，可供电容极板使用的芯片面积因而被迫缩减。换言之，随着芯片尺寸的缩小，已逐渐无法使用较大面积的电容极板，电容器的储存电容值也因此相对减少。如此一来，此电容值的减少可能造成储存数据的错误。因此，如何在现行的集成电路制程中提出一种具有高集成度且高电容量的电容结构，以提升电容器性能，成为目前集成电路设计中的首要课题。 
实用新型内容
本实用新型的目的在于提供一种电容结构以及堆叠型电容结构，解决了现有技术中电容结构以及堆叠型电容结构集成度不高，电容量较低的技术问题，使其具有较高的集成度以及较高的电容量。
为了解决上述技术问题，本实用新型的一种一种电容结构，包括：
导电基板，所述导电基板包括第一表面以及位于所述第一表面上的至少一个第一凹陷；
第一介电层，覆盖所述第一表面以及所述第一凹陷；以及
第一金属层，覆盖所述第一介电层，其中所述第一介电层与所述第一金属层具有与所述第一凹陷相应的凹陷结构。
作为本实用新型上述电容结构的进一步改进，所述第一凹陷的数量为两个以上。
作为本实用新型上述电容结构的进一步改进，所述电容结构还包括：
第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及
第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
作为本实用新型上述电容结构的进一步改进，所述第一凹陷实质上与所述第二凹陷对齐。
作为本实用新型上述电容结构的进一步改进，所述第一凹陷实质上不与所述第二凹陷对齐。
为了解决上述技术问题，本实用新型的一种堆叠型电容结构，包括至少两个如前所述的电容结构，其中这些电容结构堆叠设置，而这些电容结构彼此并联，且任两个相邻的电容结构之间存在至少一个孔隙。
作为本实用新型上述堆叠型电容结构的进一步改进，在沿着各所述导电基板的纵向方向上，所述堆叠型电容结构的长度实质上介于0.1公分至1.5公分之间。
作为本实用新型上述堆叠型电容结构的进一步改进，在沿着各所述导电基板的横向方向上，所述堆叠型电容结构的宽度实质上介于0.1公分至1.5公分之间。
作为本实用新型上述堆叠型电容结构的进一步改进，所述堆叠型电容结构还包括第一连接件以及第二连接件，各所述电容结构的导电基板及第一金属层分别电性连接至所述第一连接件及所述第二连接件。
作为本实用新型上述堆叠型电容结构的进一步改进，所述堆叠型电容结构还包括第一连接件以及第二连接件，其中任两个相邻的电容结构的导电基板分别电性连接至所述第一连接件以及所述第二连接件。
作为本实用新型上述堆叠型电容结构的进一步改进，至少部分所述电容结构各自还包括：
第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及 
第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
作为本实用新型上述堆叠型电容结构的进一步改进，具有所述第二凹陷的电容结构的所述第一凹陷实质上与所述第二凹陷对齐。
作为本实用新型上述堆叠型电容结构的进一步改进，具有所述第二凹陷的电容结构的所述第一凹陷实质上不与所述第二凹陷对齐。
作为本实用新型上述堆叠型电容结构的进一步改进，所述堆叠型电容结构还包括第一连接件以及第二连接件，所述导电基板的其中之一电性连接至所述第一连接件，其对应的第一金属层和/或第二金属层电性连接至所述第二连接件。
与现有技术相比，本实用新型的电容结构的导电基板与金属层各具有多个相应的凹陷，因此能提供较大的表面积，进而可产生较大的电容值。此外，由于电容结构的单位电容值提高，电容结构的体积可随之减少。因此，本实用新型的电容结构不仅能提供较高的电容值也具有较高的集成度。除此之外，本实用新型还通过并联至少两个具有多个相应的凹陷的电容结构来形成一个堆叠型电容结构，以使各电容结构的电容值彼此相加，因而可进一步增加此堆叠型电容结构的集成度及电容值，提升堆叠型电容结构的性能。
附图说明
图1为本实用新型一实施例的一种电容结构的剖面示意图。
图2为本实用新型另一实施例的一种电容结构的剖面示意图。
图3至图8为本实用新型不同实施例的堆叠型电容结构的剖面示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
图1为本实用新型一实施例的一种电容结构的剖面示意图。请参照图1，在本实施例中，电容结构100包括导电基板110、第一介电层120以及第一金属层130。导电基板110包括第一表面112以及位于第一表面112上的至少一个第一凹陷114。在本实施例中，第一凹陷114的数量可为两个以上，且第一凹陷114的凹陷开口面积不小于其凹陷底部面积，此外，其凹陷外形可为金字塔形、锥形或为沟槽状。第一介电层120覆盖第一表面112以及第一凹陷114。第一金属层130覆盖第一介电层120，其中，第一介电层120与第一金属层130如图1所示具有与第一凹陷114相应的凹陷结构。也就是说，第一介电层120与第一金属层130分别共形（conformal）地覆盖导电基板110。导电基板110的材料可包括金属材料或半导体材料，如硅或碳化硅，也可为氮化砷、氮化磷、氮化镓等三五族（III-V族）或二六族（II-VＩ族）化合物半导体，在本实施例中，导电基板110为低电阻的硅基板，当然，本实施例并不以此为限。在其他实施例中，导电基板110可还包括至少一个导电层，其共形地覆盖第一表面112以及第一凹陷114，使第一介电层120位于导电层与对应的第一金属层130之间。如此配置，本实施例的导电基板110可通过其第二导电层190导电而与第一金属层130产生电容，导电基板110因而无须为成本较为昂贵的低电阻的硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
图2为本实用新型另一实施例的一种电容结构的剖面示意图。在此必须说明的是，本实施例的电容结构100a与图1的电容结构100相似，因此本实施例沿用前述实施例的部分组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。请参照图2，本实施例的电容结构100a还包括第二介电层140以及第二金属层150。导电基板110还包括与第一表面112相对的第二表面116以及位于第二表面116上的至少一个第二凹陷118。第二介电层140覆盖第二表面116以及第二凹陷118，第二金属层150则覆盖第二介电层140，其中，第二介电层140与第二金属层150如图2所示具有与第二凹陷118相应的凹陷结构。也就是说，第二介电层140与第二金属层150分别共形（conformal）地覆盖导电基板110。
在本实施例中，第二凹陷118的凹陷开口面积不小于其凹陷底部面积，且第一凹陷114实质上与第二凹陷118对齐。此外，第二凹陷118的凹陷外形可为金字塔形、锥形或为沟槽状。具体而言，各第一凹陷114实质上在沿着导电基板110的厚度方向D1上与第二凹陷118的其中之一对齐。当然，在本实用新型的其他实施例中，第一凹陷114也可实质上不与第二凹陷118对齐。也就是说，第一凹陷114与第二凹陷118可彼此呈交错排列。第二凹陷118的数量可等同于第一凹陷114的数量，也可不同于第一凹陷114的数量。本实用新型并不对第一凹陷114及第二凹陷118的数量和排列方式做限制，设计者可依实际产品需求自行对其做些许的调整及更动。
如此配置，由于电容结构100、100a的导电基板110与金属层130、150具有多个相应的凹陷，因而具有较大的表面积，进而可产生较大的电容值。甚至由于电容结构100、100a的单位电容值提高，电容结构100、100a的体积可因此而减少，进而可减少电容结构100、100a所占用的芯片面积。
图3至图8为本实用新型不同实施例的堆叠型电容结构的剖面示意图。请先参照图3，本实施例的堆叠型电容结构10包括至少两个如图1所示的电容结构100。电容结构100堆叠设置，且电容结构100彼此并联，其中，任两个相邻的电容结构100之间存在至少一个由电容结构100上的凹陷与其相邻结构如另一电容结构或连接件等所共同包围形成的孔隙C1（cavity），即孔隙C1的数量相当于第一凹陷114的数量。如此，通过并联各电容结构100，此堆叠型电容结构10的电容值实质上即为各电容结构100的电容值的总和。因此，本实施例的堆叠型电容结构10具有更高的集成度且能提供更高的电容值。
在本实施例中，堆叠型电容结构10还包括第一连接件160以及第二连接件170，且各电容结构100的导电基板110及第一金属层130分别电性连接至第一连接件160及第二连接件170。第一连接件160以及第二连接件170的材料可包括金属或半导体。更具体地说，任两个相邻的电容结构100的导电基板110分别电性连接至第一连接件160以及第二连接件170，而各电容结构100的导电基板110及第一金属层130分别电性连接至不同的连接件160、170，以形成如图3所示的并联结构。当然，本实施例仅用来举例说明，本实用新型并不限定堆叠型电容结构10的电容结构数量及并联方式，只要堆叠型电容结构的电容结构彼此并联，而使各电容结构的电容值相加，此堆叠型电容结构即为本实用新型所要保护的范围。
除此之外，在本实施例中，堆叠型电容结构10还包括多个第一导电层180，其中，第一导电层180分别设置于与各导电基板110的第一金属层130接触的表面上，举例来说，第一导电层180可如图3所示分别设置于与各第一金属层130接触的第二连接件170以及与各第一金属层130接触的导电基板110的表面上，以使各第一金属层130与对应的第二连接件170及导电基板110接合并形成电性连接。
图4为本实用新型另一实施例的一种堆叠型电容结构的剖面示意图。请参照图4，本实施例的堆叠型电容结构10a包括至少两个如图2所示的电容结构100a，其中，电容结构100a堆叠设置且彼此并联。各电容结构100a如前所述包括第二介电层140及第二金属层150，导电基板110则包括位于第二表面116上的至少一个第二凹陷118。第二介电层140覆盖第二表面116及第二凹陷118，而第二金属层150则覆盖第二介电层140。第二介电层140与第二金属层150具有与第二凹陷118相应的凹陷结构，使任两个相邻的电容结构100之间存在至少一个孔隙。如此，通过并联上述的各电容结构100a，使各电容结构100a的电容值相加，此堆叠型电容结构10a因而可具有更高的电容值。
在本实施例中，堆叠型电容结构10a还包括第一连接件160以及第二连接件170。导电基板110的其中之一电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则电性连接至第二连接件170。更具体来说，导电基板110可例如都电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则都电性连接至第二连接件170，以形成如图4所示的并联结构。当然，本实施例仅用以举例说明，本实用新型并不限定堆叠型电容结构10a的电容结构数量及并联方式。
除此之外，在本实施例中，堆叠型电容结构10a还可包括多个第一导电层180，其中，第一导电层180分别设置于与各导电基板110的第一金属层130及第二金属层150接触的表面上。举例来说，第一导电层180可如图4所示分别设置于与各第一金属层130及各第二金属层150接触的第二连接件170的表面上，以使各第一金属层130及各第二金属层150分别与对应的第二连接件170接合并形成电性连接。
图5为本实用新型另一实施例的一种堆叠型电容结构的剖面示意图。请参照图5，本实施例的堆叠型电容结构10b包括至少两个堆叠设置且彼此并联的电容结构，其中，至少部分的电容结构为如图2所示的电容结构100a。也就是说，堆叠型电容结构10b所包括的电容结构中，至少部分的电容结构还包括第二介电层140及第二金属层150，导电基板110则还包括位于第二表面116上的至少一个第二凹陷118。第二介电层140覆盖第二表面116及第二凹陷118，而第二金属层150则覆盖第二介电层140。第二介电层140与第二金属层150具有与第二凹陷118相应的凹陷结构。简单来讲，堆叠型电容结构10b可由至少一个电容结构100以及至少一个电容结构100a堆叠设置且彼此并联而成。
在本实施例中，具有第二凹陷118的电容结构110a的第一凹陷114实质上与第二凹陷118对齐。当然，在本实用新型的其他实施例中，具有第二凹陷118的电容结构110a的第一凹陷114也可实质上不与第二凹陷118对齐。也就是说，堆叠型电容结构10b的各电容结构110a的第一凹陷114与第二凹陷118彼此可呈交错排列，且第二凹陷118的数量可等同于第一凹陷114的数量，也可不同于第一凹陷114的数量。
在本实施例中，堆叠型电容结构10b还可包括第一连接件160以及第二连接件170，其中，导电基板110的其中之一电性连接至第一连接件160，而其对应的第一金属层130和/或第二金属层150则电性连接至第二连接件170。更具体地讲，导电基板110可例如都电性连接至第一连接件160，而其对应的第一金属层130和/或第二金属层150则都电性连接至第二连接件170，以形成如图5所示的并联结构。当然，本实施例仅用以举例说明，本实用新型并不限定堆叠型电容结构10b的电容结构数量及并联方式。
除此之外，在本实施例中，堆叠型电容结构10b还可包括多个第一导电层180，其中，第一导电层180分别设置于与各导电基板110的第一金属层130及第二金属层150接触的表面上。举例而言，第一导电层180可如图5所示分别设置于与各第一金属层130及各第二金属层150接触的第二连接件170的表面上，以使各第一金属层130及各第二金属层150分别与对应的第二连接件170接合并形成电性连接。如此，通过并联电容结构100、100a，可使各电容结构100、100a的电容值彼此相加，此堆叠型电容结构10b因而可具有更高的集成度及更高的电容值。
图6至图8为本实用新型不同实施例的堆叠型电容结构的剖面示意图。在此必须说明的是，图6至图8的实施例沿用前述图3至图5的实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
请先参照图6，本实施例的堆叠型电容结构10c与图3的堆叠型电容结构10相似，其中二者主要差异之处在于：在本实施例中，堆叠型电容结构10c的各导电基板110还包括至少一个第二导电层190。在本实施例中，各导电基板110具有第二导电层190，其共形地覆盖各导电基板110的第一表面112以及第一凹陷114，并位于各导电基板110与对应的第一介电层120之间，而各导电基板110的第二导电层190及第一金属层130分别电性连接至第一连接件160及第二连接件170。如此配置，本实施例的导电基板110可通过其第二导电层190电性连接至对应的连接件160/170而与第一金属层130产生电容。因此，导电基板110无须为成本较为昂贵的低电阻的硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
请再参照图7，本实施例的堆叠型电容结构10d与图4的堆叠型电容结构10a相似，其中二者主要差异之处在于：在本实施例中，堆叠型电容结构10d的各导电基板110还包括至少一个第二导电层190。在本实施例中，各导电基板110具有两个第二导电层190，其分别共形地覆盖其导电基板110的第一表面112与第二表面116及其对应的第一凹陷114与第二凹陷118。并且，第二导电层190分别位于各导电基板110与对应的介电层120、140之间，而导电基板110的第二导电层190与其对应的金属层130、150分别连接至不同的连接件。举例而言，如图7所示，导电基板110的第二导电层190电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则电性连接至第二连接件170。如此配置，本实施例的各导电基板110可通过其第二导电层190电性连接至对应的连接件160/170而分别与其对应的金属层130、150产生电容。因此，导电基板110无须为成本较为昂贵的低电阻硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
请再参照图8，本实施例的堆叠型电容结构10e与图5的堆叠型电容结构10e相似，其中二者主要差异之处在于：在本实施例中，堆叠型电容结构10e的各导电基板110还包括至少一个第二导电层190。在本实施例中，各导电基板110的第二导电层190分别共形地覆盖具有第一凹陷114和/或第二凹陷118的第一表面112和/或第二表面116。并且，第二导电层190分别位于各导电基板110与对应的介电层120、140之间，而导电基板110的第二导电层190与其对应的金属层130、150分别连接至不同的连接件。举例而言，如图7所示，导电基板110的第二导电层190电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则电性连接至第二连接件170。如此配置，本实施例的各导电基板110可通过其第二导电层190电性连接至对应的连接件160/170而分别与其对应的金属层130、150产生电容。因此，导电基板110无须为成本较为昂贵的低电阻硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
如此，通过并联电容结构100、100a，可使各电容结构100、100a的电容值彼此相加，堆叠型电容结构10、10a、10b、10c、10d、10e因而可具有更高的集成度及更高的电容值。并且，由于堆叠型电容结构10、10a、10b、10c、10d、10e的导电基板110与金属层130、150各具有多个相应的凹陷，表面积因而增加，进而可产生较大的电容值。甚至由于堆叠型电容结构10、10a、10b、10c、10d、10e的电容值提高，堆叠型电容结构10、10a、10b、10c、10d、10e的体积可因而减少。在本实施例中，堆叠型电容结构10、10a、10b、10c、10d、10e在沿着各导电基板110的纵向方向以及横向方向上的长度皆约介于0.1公分至1.5公分之间。
综上所述，本实用新型的电容结构的导电基板与金属层各具有多个相应的凹陷，因此能提供较大的表面积，进而可产生较大的电容值。此外，由于电容结构的单位电容值提高，电容结构的体积可随之减少。因此，本实用新型的电容结构不仅能提供较高的电容值也具有较高的集成度。除此之外，本实用新型还通过并联至少两个具有多个相应的凹陷的电容结构来形成一个堆叠型电容结构，以使各电容结构的电容值彼此相加，因而可进一步增加此堆叠型电容结构的集成度及电容值，提升堆叠型电容结构的性能。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (14)

1.一种电容结构，其特征在于，包括：
导电基板，所述导电基板包括第一表面以及位于所述第一表面上的至少一个第一凹陷；
第一介电层，覆盖所述第一表面以及所述第一凹陷；以及
第一金属层，覆盖所述第一介电层，其中所述第一介电层与所述第一金属层具有与所述第一凹陷相应的凹陷结构。
2.根据权利要求1所述的电容结构，其特征在于，所述第一凹陷的数量为两个以上。
3.根据权利要求1所述的电容结构，其特征在于，所述电容结构还包括：
第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及
第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
4.根据权利要求3所述的电容结构，其特征在于，所述第一凹陷实质上与所述第二凹陷对齐。
5.根据权利要求3所述的电容结构，其特征在于，所述第一凹陷实质上不与所述第二凹陷对齐。
6.一种堆叠型电容结构，其特征在于，包括至少两个权利要求1所述的电容结构，其中这些电容结构堆叠设置，而这些电容结构彼此并联，且任两个相邻的电容结构之间存在至少一个孔隙。
7.根据权利要求6所述的堆叠型电容结构，其特征在于，在沿着各所述导电基板的纵向方向上，所述堆叠型电容结构的长度实质上介于0.1公分至1.5公分之间。
8.根据权利要求6所述的堆叠型电容结构，其特征在于，在沿着各所述导电基板的横向方向上，所述堆叠型电容结构的宽度实质上介于0.1公分至1.5公分之间。
9.根据权利要求6所述的堆叠型电容结构，其特征在于，所述堆叠型电容结构还包括第一连接件以及第二连接件，各所述电容结构的导电基板及第一金属层分别电性连接至所述第一连接件及所述第二连接件。
10.根据权利要求6所述的堆叠型电容结构，其特征在于，所述堆叠型电容结构还包括第一连接件以及第二连接件，其中任两个相邻的电容结构的导电基板分别电性连接至所述第一连接件以及所述第二连接件。
11.根据权利要求6所述的堆叠型电容结构，其特征在于，至少部分所述电容结构各自还包括：
第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及 
第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
12.根据权利要求11所述的堆叠型电容结构，其特征在于，具有所述第二凹陷的电容结构的所述第一凹陷实质上与所述第二凹陷对齐。
13.根据权利要求11所述的堆叠型电容结构，其特征在于，具有所述第二凹陷的电容结构的所述第一凹陷实质上不与所述第二凹陷对齐。
14.根据权利要求11所述的堆叠型电容结构，其特征在于，所述堆叠型电容结构还包括第一连接件以及第二连接件，所述导电基板的其中之一电性连接至所述第一连接件，其对应的第一金属层和/或第二金属层电性连接至所述第二连接件。
CN201420389662.8U 2013-09-12 2014-07-15 电容结构以及堆叠型电容结构 Withdrawn - After Issue CN203950800U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102133050A TWI540739B (zh) 2013-09-12 2013-09-12 電容結構以及堆疊型電容結構
TW102133050 2013-09-12

Publications (1)

Publication Number Publication Date
CN203950800U true CN203950800U (zh) 2014-11-19

Family

ID=51892822

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410335351.8A Active CN104465630B (zh) 2013-09-12 2014-07-15 电容结构以及堆叠型电容结构
CN201420389662.8U Withdrawn - After Issue CN203950800U (zh) 2013-09-12 2014-07-15 电容结构以及堆叠型电容结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410335351.8A Active CN104465630B (zh) 2013-09-12 2014-07-15 电容结构以及堆叠型电容结构

Country Status (3)

Country Link
US (1) US9117589B2 (zh)
CN (2) CN104465630B (zh)
TW (1) TWI540739B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465630A (zh) * 2013-09-12 2015-03-25 璨圆光电股份有限公司 电容结构以及堆叠型电容结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10955671B2 (en) * 2018-03-01 2021-03-23 Invensas Corporation Stretchable film assembly with conductive traces
DE112019002197T5 (de) * 2018-04-27 2021-01-14 Murata Manufacturing Co., Ltd. Kondensator
EP3627535B1 (en) * 2018-08-08 2022-06-22 Shenzhen Weitongbo Technology Co., Ltd. Trench capacitor and method for manufacturing same
CN113345322A (zh) * 2020-03-02 2021-09-03 元太科技工业股份有限公司 显示面板的走线结构
CN114188480A (zh) * 2020-09-14 2022-03-15 安徽寒武纪信息科技有限公司 一种电容器结构及其形成电容器结构的方法
CN116666382A (zh) * 2023-07-26 2023-08-29 湖北三维半导体集成创新中心有限责任公司 半导体结构及制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383494B (en) * 1998-04-21 2000-03-01 United Microelectronics Corp Structure and manufacturing method for capacitors
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
JP4226927B2 (ja) * 2003-02-18 2009-02-18 三井金属鉱業株式会社 キャパシタ層形成用の両面銅張積層板の製造方法
US7214978B2 (en) * 2004-02-27 2007-05-08 Micron Technology, Inc. Semiconductor fabrication that includes surface tension control
US8098482B2 (en) * 2006-07-28 2012-01-17 Illinois Tool Works Inc. Double layer capacitor using polymer electrolyte in multilayer construction
CN102024565B (zh) * 2009-09-15 2013-01-02 财团法人工业技术研究院 电容结构
KR101079424B1 (ko) * 2010-01-12 2011-11-02 삼성전기주식회사 칩형 전기 이중층 커패시터 셀 및 그 제조방법
US9123735B2 (en) * 2013-07-31 2015-09-01 Infineon Technologies Austria Ag Semiconductor device with combined passive device on chip back side
TWI540739B (zh) * 2013-09-12 2016-07-01 璨圓光電股份有限公司 電容結構以及堆疊型電容結構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465630A (zh) * 2013-09-12 2015-03-25 璨圆光电股份有限公司 电容结构以及堆叠型电容结构
CN104465630B (zh) * 2013-09-12 2017-09-22 晶元光电股份有限公司 电容结构以及堆叠型电容结构

Also Published As

Publication number Publication date
US20150069573A1 (en) 2015-03-12
US9117589B2 (en) 2015-08-25
CN104465630A (zh) 2015-03-25
TW201511295A (zh) 2015-03-16
CN104465630B (zh) 2017-09-22
TWI540739B (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
CN203950800U (zh) 电容结构以及堆叠型电容结构
CN101682252B (zh) 包含可重构电容器单元的直流-直流变换器
TWI412112B (zh) 對稱金屬-絕緣層-金屬電容器之設計
KR100618903B1 (ko) 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
WO2009057010A1 (en) Multilayer structure and method of producing the same
US20140209158A1 (en) Solar cell
CN103247592B (zh) Mom电容器及其制作方法
CN110959197A (zh) 分布式lc滤波器结构
JP2023514055A (ja) 部品パッドに結合されたコンデンサを含む電力分配ネットワークを備えた電子システム
US8633533B2 (en) Semiconductor integrated circuit having capacitor for providing stable power and method of manufacturing the same
CN104617157A (zh) 一种具有超深沟槽的瞬态电压抑制器结构
CN103681627B (zh) 射频装置封装及其制造方法
WO2018025694A1 (ja) Ｅｓｄ保護機能付きフィルタ部品
CN110867464B (zh) 基于1t1r结构的忆阻器及其制备方法、集成结构
US20110242726A1 (en) Energy storage device
CN102129917A (zh) 双电层电容器及其制造方法
WO2019005174A1 (en) APPARATUS FOR GENERATING HARMONIC AND HIGHER RF SECTIONS
CN113571500A (zh) 一种硅基电容元件的结构
CA2409683A1 (en) Variable capacitance capacitor
US20060261439A1 (en) Capacitor structure
JP2022509953A (ja) ディスクリートエネルギー蓄積部品を有する半導体アセンブリ
CN203553152U (zh) 半导体器件
KR101530129B1 (ko) 울트라캐패시터 모듈과 그 제조방법
US7286368B2 (en) System to control effective series resistance of decoupling capacitor
KR101372307B1 (ko) 실린더형 멀티 레벨 스토리지 디램 셀 및 그의 제조방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161028

Address after: Taiwan, China Hsinchu Science Park Road No. five, No. 5

Patentee after: Jingyuan Optoelectronics Co., Ltd.

Address before: China Longtan Taiwan Taoyuan County Rural Science and Technology Park Longtan Dragon Garden Road No. 99

Patentee before: Formosa Epitaxy Incorporation

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20141119

Effective date of abandoning: 20170922

AV01 Patent right actively abandoned

Granted publication date: 20141119

Effective date of abandoning: 20170922