CN203813804U - 以太网phy芯片之间的耦合电路 - Google Patents
以太网phy芯片之间的耦合电路 Download PDFInfo
- Publication number
- CN203813804U CN203813804U CN201320815879.6U CN201320815879U CN203813804U CN 203813804 U CN203813804 U CN 203813804U CN 201320815879 U CN201320815879 U CN 201320815879U CN 203813804 U CN203813804 U CN 203813804U
- Authority
- CN
- China
- Prior art keywords
- phy chip
- pin
- resistance
- transmission data
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 25
- 238000010168 coupling process Methods 0.000 title claims abstract description 25
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 25
- 230000005540 biological transmission Effects 0.000 claims description 29
- 239000003990 capacitor Substances 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本实用新型公开了一种以太网PHY芯片之间的耦合电路，包括第一PHY芯片和第二PHY芯片，第一PHY芯片和第二PHY芯片对应的引脚通过电容耦合，电容的两端分别通过上拉电阻接对应芯片的偏置电压。本实用新型采用电容耦合，可以显著简化电路。
Description
[技术领域]
本实用新型涉及以太网交换机，尤其涉及一种以太网PHY芯片之间的耦合电路。
[背景技术]
如图1所示，以数据传输速率为100M/S为例，传统以太网PHY芯片之间的耦合电路需要T1-T4共4个以太网网络变压器进行耦合，电路结构复杂。
[发明内容]
本实用新型要解决的技术问题是提供一种结构简单的以太网PHY芯片之间的耦合电路。
为了解决上述技术问题，本实用新型采用的技术方案是，一种以太网PHY芯片之间的耦合电路，包括第一PHY芯片和第二PHY芯片，第一PHY芯片和第二PHY芯片对应的引脚通过电容耦合，电容的两端分别通过上拉电阻接对应芯片的偏置电压。
以上所述的以太网PHY芯片之间的耦合电路，第二PHY芯片的接收数据正引脚通过第一电容接第一PHY芯片的发送数据正引脚，第二PHY芯片的接收数据负引脚通过第二电容接第一PHY芯片的发送数据负引脚，第二PHY芯片的发送数据正引脚通过第三电容接第一PHY芯片的接收数据正引脚，第二PHY芯片的发送数据负引脚通过第四电容接第一PHY芯片的接收数据负引脚；第一PHY芯片的发送数据正引脚、发送数据负引脚、接收数据负引脚、接收数据正引脚分别通过第一电阻、第二电阻、第三电阻、第四电阻接第一PHY芯片的偏置电压；第二PHY芯片的发送数据正引脚、发送数据负引脚、接收数据负引脚、接收数据正引脚分别通过第五电阻、第六电阻、第七电阻、第八电阻接第二PHY芯片的偏置电压。
以上所述的以太网PHY芯片之间的耦合电路，第二PHY芯片的第二接收数据正引脚通过第五电容接第一PHY芯片的第二发送数据正引脚，第二PHY芯片的第二接收数据负引脚通过第六电容接第一PHY芯片的第二发送数据负引脚；第二PHY芯片的第二发送数据正引脚通过第七电容接第一PHY芯片的第二接收数据正引脚，第二PHY芯片的第二发送数据负引脚通过第八电容接第一PHY芯片的第二接收数据负引脚；第一PHY芯片的第二发送数据正引脚、第二发送数据负引脚、第二接收数据负引脚、第二接收数据正引脚分别通过第九电阻、第十电阻、第十一电阻、第十二电阻接第一PHY芯片的偏置电压；第二PHY芯片的第二发送数据正引脚、第二发送数据负引脚、第二接收数据负引脚、第二接收数据正引脚分别通过第十三电阻、第十四电阻、第十五电阻、第十六电阻接第二PHY芯片的偏置电压。
本实用新型以太网PHY芯片之间的耦合电路采用电容耦合，可以显著简化电路。
[附图说明]
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
图1是现有技术以以太网PHY芯片之间的耦合电路的原理图。
图2是本实用新型实施例1以太网PHY芯片之间的耦合电路的原理图。
图3是本实用新型实施例2以太网PHY芯片之间的耦合电路的原理图。
[具体实施方式]
本实用新型实施例1以太网PHY芯片之间的耦合电路的结构如图2所示，包括PHY芯片A和PHY芯片B，PHY芯片B的RX+引脚通过电容C1接PHY芯片A的TX+引脚，PHY芯片B的RX-引脚通过电容C2接PHY芯片A的TX-引脚，PHY芯片B的TX+引脚通过电容C4接PHY芯片A的RX+引脚，PHY芯片B的TX-引脚通过电容C3接PHY芯片A的RX-引脚。PHY芯片A的TX+引脚、TX-引脚、RX-引脚、RX+引脚分别通过电阻R1、电阻R2、电阻R3、电阻R4接PHY芯片A的偏置电压VA。PHY芯片B的TX+引脚、TX-引脚、RX-引脚、RX+引脚分别通过电阻R5、电阻R6、电阻R7、电阻R8接PHY芯片B的偏置电压VB。
现以以太网PHY芯片A发送数据，以太网PHY芯片B接收数据，速率为100M/S为例进行说明：以太网PHY芯片A以差分信号发送数据，芯片TX+引脚和TX-引脚分别通过电阻R1和R2上拉至以太网PHY芯片A侧上拉电压VA，VA的大小取决于以太网PHY芯片A规定的电平标准，TX+引脚和TX-引脚发出的差分信号均包含一定的交流分量，这两个交流分量分别通过电容C1、C2耦合至以太网PHY芯片B侧，以太网PHY芯片B侧会产生两个相同幅度的交流信号，这两个交流信号分别通过电阻R8、R7上拉至以太网PHY芯片B侧上拉电压VB，VB的大小取决于以太网PHY芯片B规定的电平标准。
以太网PHY芯片B发送数据，以太网PHY芯片A接收数据的工作原理同上。
以上电路同样适用于两个以太网PHY芯片之间以10M/S的速率传输数据。
本实用新型实施例2以太网PHY芯片之间的耦合电路的结构如图3所示，以实施例1的基础上增加了一组电路，两个以太网PHY芯片之间可以以1000M/S的速率传输数据，耦合电路包括PHY芯片A和PHY芯片B。其中，DA+，DB+，DC+，DD+为差分对信号的正端引脚，DA-，DB-，DC-，DD-为对应差分对信号的负端引脚。
PHY芯片B的DA+引脚通过电容C1接PHY芯片A的DA+引脚，PHY芯片B的DA-引脚通过电容C2接PHY芯片A的DA-引脚；PHY芯片B的DB+引脚通过电容C3接PHY芯片A的DB+引脚，PHY芯片B的DB-引脚通过电容C4接PHY芯片A的DB-引脚。PHY芯片B的DC+引脚通过电容C5接PHY芯片A的DC+引脚，PHY芯片B的DC-引脚通过电容C6接PHY芯片A的DC-引脚；PHY芯片B的DD+引脚通过电容C7接PHY芯片A的DD+引脚，PHY芯片B的DD-引脚通过电容C8接PHY芯片A的DD-引脚。
PHY芯片A的DA+引脚、DA-引脚、DB+引脚、DB-、DC+引脚、DC-引脚、DD+引脚、DD-引脚分别通过电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8接PHY芯片A的偏置电压VA。
PHY芯片B的DA+引脚、DA-引脚、DB+引脚、DB-、DC+引脚、DC-引脚、DD+引脚、DD-引脚分别通过电阻R16、电阻R15、电阻R14、电阻R13、电阻R12、电阻R11、电阻R10、电阻R9接PHY芯片B的偏置电压VB。
Claims (3)
1.一种以太网PHY芯片之间的耦合电路，包括第一PHY芯片和第二PHY芯片，其特征在于，第一PHY芯片和第二PHY芯片对应的引脚通过电容耦合，电容的两端分别通过上拉电阻接对应芯片的偏置电压。
2.根据权利要求1所述的以太网PHY芯片之间的耦合电路，其特征在于，第二PHY芯片的接收数据正引脚通过第一电容接第一PHY芯片的发送数据正引脚，第二PHY芯片的接收数据负引脚通过第二电容接第一PHY芯片的发送数据负引脚，第二PHY芯片的发送数据正引脚通过第三电容接第一PHY芯片的接收数据正引脚，第二PHY芯片的发送数据负引脚通过第四电容接第一PHY芯片的接收数据负引脚；第一PHY芯片的发送数据正引脚、发送数据负引脚、接收数据负引脚、接收数据正引脚分别通过第一电阻、第二电阻、第三电阻、第四电阻接第一PHY芯片的偏置电压；第二PHY芯片的发送数据正引脚、发送数据负引脚、接收数据负引脚、接收数据正引脚分别通过第五电阻、第六电阻、第七电阻、第八电阻接第二PHY芯片的偏置电压。
3.根据权利要求2所述的以太网PHY芯片之间的耦合电路，其特征在于，第二PHY芯片的第二接收数据正引脚通过第五电容接第一PHY芯片的第二发送数据正引脚，第二PHY芯片的第二接收数据负引脚通过第六电容接第一PHY芯片的第二发送数据负引脚；第二PHY芯片的第二发送数据正引脚通过第七电容接第一PHY芯片的第二接收数据正引脚，第二PHY芯片的第二发送数据负引脚通过第八电容接第一PHY芯片的第二接收数据负引脚；第一PHY芯片的第二发送数据正引脚、第二发送数据负引脚、第二接收数据负引脚、第二接收数据正引脚分别通过第九电阻、第十电阻、第十一电阻、第十二电阻接第一PHY芯片的偏置电压；第二PHY芯片的第二发送数据正引脚、第二发送数据负引脚、第二接收数据负引脚、第二接收数据正引脚分别通过第十三电阻、第十四电阻、第十五电阻、第十六电阻接第二PHY芯片的偏置电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320815879.6U CN203813804U (zh) | 2013-12-11 | 2013-12-11 | 以太网phy芯片之间的耦合电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320815879.6U CN203813804U (zh) | 2013-12-11 | 2013-12-11 | 以太网phy芯片之间的耦合电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203813804U true CN203813804U (zh) | 2014-09-03 |
Family
ID=51452499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320815879.6U Expired - Lifetime CN203813804U (zh) | 2013-12-11 | 2013-12-11 | 以太网phy芯片之间的耦合电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203813804U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106411136A (zh) * | 2016-08-25 | 2017-02-15 | 浙江大学 | 一种隔离型功率变换器基于高压电容耦合的控制芯片 |
-
2013
- 2013-12-11 CN CN201320815879.6U patent/CN203813804U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106411136A (zh) * | 2016-08-25 | 2017-02-15 | 浙江大学 | 一种隔离型功率变换器基于高压电容耦合的控制芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203813804U (zh) | 以太网phy芯片之间的耦合电路 | |
| CN104167724A (zh) | 一种隔离型双向通信信号防雷器 | |
| CN202721661U (zh) | 一种uart电平转换电路 | |
| CN204291537U (zh) | 一种应用于日光灯的emc电路 | |
| CN203775019U (zh) | 电源滤波电路 | |
| CN203708103U (zh) | 一种电磁干扰emi滤波器及开关电源 | |
| CN204517786U (zh) | 数字量输出单元及数字量输出板卡 | |
| CN204556766U (zh) | Lvds开短路检测装置 | |
| CN203661100U (zh) | 一种以太网phy芯片之间的耦合电路 | |
| CN203434990U (zh) | 基于ftrj-8519的光信号收发装置 | |
| CN202696144U (zh) | 一种mcu的i/o口保护电路 | |
| CN203301445U (zh) | 射频开关的双输入双输出模块电路 | |
| CN207612059U (zh) | 芯片接口电路 | |
| CN203661101U (zh) | 以太网phy芯片与以太网光模块耦合电路 | |
| CN103414520A (zh) | 光信号收发装置 | |
| CN203661089U (zh) | 以太网phy芯片与光模块的耦合电路 | |
| CN204349791U (zh) | 一种多路输出电源电路 | |
| CN203851013U (zh) | 交直流信号电路两用滤波器 | |
| CN204967859U (zh) | 一种基于tcp协议的网络带宽与流量控制系统 | |
| CN203180889U (zh) | 高速低功耗光耦通讯电路 | |
| CN203278208U (zh) | 可提高断相保护可靠性的电子式过载继电器 | |
| CN203104274U (zh) | 一种适用于飞机的新型电磁兼容滤波器 | |
| CN203027223U (zh) | 一种去谐波时钟电路 | |
| CN203243434U (zh) | 三输出端卫星信号分配器电路 | |
| CN202404160U (zh) | 一种电感测量电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: The 1 District of Nanshan District high tech Industrial Park, Xili Street Baiwang letter 518000 Shenzhen city in Guangdong province 3 Patentee after: 3ONEDATA Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Nanshan District Xili town nine Xiang Ling Industrial Zone 2 Building 3 floor, East Wing Patentee before: SHENZHEN 3ONEDATA TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140903 |
|
| CX01 | Expiry of patent term |