CN203759701U - 桥片和桥片系统 - Google Patents
桥片和桥片系统 Download PDFInfo
- Publication number
- CN203759701U CN203759701U CN201420149617.5U CN201420149617U CN203759701U CN 203759701 U CN203759701 U CN 203759701U CN 201420149617 U CN201420149617 U CN 201420149617U CN 203759701 U CN203759701 U CN 203759701U
- Authority
- CN
- China
- Prior art keywords
- pcie
- interface
- bridge
- bridge sheet
- interfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000012856 packing Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000012423 maintenance Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 101100059509 Mus musculus Ccs gene Proteins 0.000 description 1
- 238000004693 coupled cluster singles and doubles theory Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
本实用新型提供一种桥片和桥片系统,该桥片包括:多个HT接口和多个PCIE接口、PCIE包路由、交叉开关;所述PCIE包路由,与所述交叉开关以及所述多个PCIE接口分别连接;所述交叉开关与所述多个HT接口连接;每个PCIE接口,与所述桥片外的其它桥片连接;每个HT接口,与一处理器连接。本实用新型中,桥片中包括多个HT接口和多个PCIE接口,其中HT接口与处理器之间的连接,PCIE接口与其他桥片连接,实现了一个桥片可以与多个处理器连接,且多个桥片之间可以互连,很好的实现了系统的扩展。
Description
技术领域
本实用新型涉及通信技术,尤其涉及一种桥片和桥片系统。
背景技术
PCI Express总线技术(简称PCIE),是英特尔公司推出的局部总线标准,是当前主流的总线和接口标准。PCIE总线采用目前业内流行的点对点串行通信方式,基于包进行数据传输,从根本上解决了原来PCI并行总线的带宽和扩展性问题,在保证对PCI的兼容性的同时,还增加了很多新的特性,如完善的流控机制、链路可靠性、电源管理、多虚通道支持和复杂而灵活的错误管理。
Hyper Transport总线技术(简称HT),是AMD公司提出的端到端总线技术,HT总线技术也采用点对点串行通信方式,也是基于包的数据传输。但是HT与PCIE协议上有很大的区别,HT采用小包传输方式,最大支持传输64字节数据,而PCIE支持最大4K字节数据,另外,HT的回复包支持乱序,而PCIE规范要求回复包严格保序。
另外,一致性协议是制约系统可扩展性的关键因素,现有技术的结构中,通过HT接口可以完成多个芯片之前的互连和一致性协议传输,但是这种互连方式仅限于少数芯片之间,不利于实现更大规模的系统搭建。
实用新型内容
本实用新型提供一种桥片和桥片系统,用于解决现有技术中保证一致性协议的前提下难以实现大规模系统搭建的问题。
本实用新型第一方面提供一种桥片,包括:
多个PCIE接口、多个HT接口、PCIE包路由、交叉开关;
所述PCIE包路由,与所述交叉开关以及所述多个PCIE接口分别连接;
所述交叉开关与所述多个HT接口连接;
每个PCIE接口,与所述桥片外的其它桥片连接;
每个HT接口,与一处理器连接。
如上所述,所述PCIE接口,用于接收所述其它桥片发送的一致性消息,并向所述其它桥片发送一致性消息。
如上所述,所述HT接口,用于接收所述处理器发送的一致性消息,并向所述处理器发送一致性消息。
如上所述,所述PCIE包路由,用于将打包后的一致性消息发送给所述PCIE接口,并将接收到的数据包进行解包,获取所述其它桥片发送的一致性消息。
如上所述,所述桥片还包括:
先进可扩展接口AXI-PCIE包转换桥;
所述交叉开关通过所述AXI-PCIE包转换桥与所述PCIE包路由连接。
如上所述,所述HT接口,还用于将接收到的一致性消息按照AXI协议进行转换,获取转换后的一致性消息。
如上所述,如上所述,所述桥片还包括:
远程缓存控制器和本地目录控制器;
所述交叉开关通过所述远程缓存控制器与所述HT接口连接,且通过所述本地目录控制器与所述HT接口连接。
本实用新型第二方面提供一种桥片系统,包括至少一个第一方面所述的桥片。
本实用新型中,桥片中包括多个HT接口和多个PCIE接口,其中HT接口与处理器之间的连接,PCIE接口与其他桥片连接,实现了一个桥片可以与多个处理器连接,且多个桥片之间可以互连,很好的实现了系统的扩展。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型提供的桥片实施例一的结构示意图;
图2为本实用新型提供的桥片实施例二的结构示意图;
图3为本实用新型提供的桥片系统实施例一的结构示意图;
图4为本实用新型提供的桥片系统实施例二的结构示意图;
图5为本实用新型提供的桥片系统实施例三的结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
图1为本实用新型提供的桥片实施例一的结构示意图,该桥片包括多个HT接口和多个PCIE接口,如图1所示,以4个HT接口和4个PCIE接口为例,该桥片包括:4个HT接口01和4个PCIE接口02、PCIE包路由03和交叉开关04。
其中:PCIE包路由03,与交叉开关04以及多个PCIE接口02分别连接。
每个PCIE接口02与上述桥片之外的其它桥片连接,即本实用新型实施例中,PCIE接口是用于桥片之间的连接。具体地,PCIE接口02与其它桥片的PCIE接口连接。
每个HT接口01与一处理器连接,即本实用新型实施例中,HT接口是用于桥片与处理器之间的连接。这里的处理器可以是中央处理器(CentralProcessing Unit,简称CPU)。与HT接口01连接的处理器也具备HT接口,HT接口01与处理器的HT接口连接。
本实施例中,桥片中包括多个HT接口和多个PCIE接口,其中HT接口与处理器之间的连接,PCIE接口与其他桥片连接,实现了一个桥片可以与多个处理器连接,且多个桥片之间可以互连,很好的实现了系统的扩展。
具体应用过程中,PCIE接口02用于接收其它桥片发送的一致性消息,并向其它桥片发送一致性消息。即用于在不同一致性域间接收和发送一致性消息。
HT接口01用于接收处理器发送的一致性消息,并向这些处理器发送一致性消息。即用于在上述桥片所在的一致性域中接收和发送一致性消息。
具体应用过程中,HT接口01还用于将接收到的一致性消息按照先进可扩展接口(Advanced eXtensible Interface,简称AXI)协议进行转换,获取转换后的一致性消息。
即本实用新型实施例中,HT接口用于一致性域内的一致性消息传输,而PCIE接口用于一致性域之间的一致性消息传输。这样本实用新型实施例在实现大规模扩展的同时也保证了一致性维护。
具体地,传输的一致性消息可以是一致性数据包。
上述PCIE包路由03,用于将打包后的一致性消息发送给上述PCIE接口02,并将接收到的数据包进行解包,获取其它桥片发送的一致性消息。
图2为本实用新型提供的桥片实施例二的结构示意图,如图2所示,该桥片还包括:AXI-PCIE包转换桥05。上述交叉开关04通过该AXI-PCIE包转换桥05与上述PCIE包路由03连接。
继续参照图2,上述桥片还可以包括:远程缓存控制器06和本地目录控制器07。
具体地,上述交叉开关04通过远程缓存控制器06与HT接口01连接,且通过本地目录控制器07与HT接口01连接。
具体应用过程中,HT接口01将转换后的一致性消息发送给远程缓存控制器06,再由远程缓存控制器06发送到交叉开关04,并进一步传输到PCIE包路由03。
而交叉开关04接收到PCIE包路由03解包后获取的一致性消息,则通过本地目录控制器07转发给HT接口01。
具体地,该远程缓存控制器06,可以处理系统全局的一致性问题,实现信息的保存、修改以及转发。
进一步地,继续参照图2,上述桥片还包括:PCIE输入输出(I/O)控制器08。具体地,当一致性消息要转发到其它系统时,或者转发到其它一致性域时,会在桥片内部通过交叉开关04将待发送的一致性消息发送给PCIE包路由03,由PCIE包路由03将待发送的一致性消息打包成一致性数据包发送给PCIE接口02,PCIE接口02在PCIE I/O控制器08控制下将一致性数据包发送给其它桥片。
进一步地,PCIE接口02接收到其它桥片发送的一致性数据包后,在PCIEI/O控制器08控制下将接收到的一致性数据包转发给PCIE包路由03,由PCIE包路由03进行解包处理,获取其中的一致性消息,然后将获取的一致性消息传输给交叉开关04,进行处理和转发,将处理后的一致性消息还原成HT总线形式,通过本地目录控制器07发送到HT接口01,由HT接口01下发到所连接的处理器。
图3为本实用新型提供的桥片系统实施例一的结构示意图,桥片系统包括至少一个前述实施例中的桥片,如图3所示,以两个一致性域(CacheCoherence Sub Domain,简称CCSD)为例,每个一致性域中包括一个桥片和4个CPU。两个一致性域分别记为CCSD0和CCSD1,CCSD0中包括桥片1,CCSD1中包括桥片2,桥片1和桥片的结构一样,其中桥片1的PCIE接口和桥片2的PCIE接口连接。
图4为本实用新型提供的桥片系统实施例二的结构示意图,如图4所示,在图3的基础上,采用本实用新型实施例的方法和结构,每个桥片中包含多个PCIE接口,可以实现扩展成4个互连的一致性域。
图5为本实用新型提供的桥片系统实施例三的结构示意图,如图5所示,本实用新型实施例中,还可以扩展成16个互连的一致性域。
采用本实用新型实施例,可以实现大规模系统的一致性维护。
具体地,不管系统如何扩展,本实用新型实施例中都由二级缓存来进行一致性维护,即由桥片内的远程缓存控制器来进行一致性维护,该远程缓存控制器处理所有一致性事务,即该远程缓存控制器不仅维护一个一致性域内以及域间事务(包括传递一致性消息等),还要将整个系统的全局的一致性维护起来。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (8)
1.一种桥片,其特征在于,包括:
多个PCIE接口、多个HT接口、PCIE包路由、交叉开关;
所述PCIE包路由,与所述交叉开关以及所述多个PCIE接口分别连接;
所述交叉开关与所述多个HT接口连接;
每个PCIE接口,与所述桥片外的其它桥片连接;
每个HT接口,与一处理器连接。
2.根据权利要求1所述的桥片,其特征在于,所述PCIE接口,用于接收所述其它桥片发送的一致性消息,并向所述其它桥片发送一致性消息。
3.根据权利要求1所述的桥片,其特征在于,所述HT接口,用于接收所述处理器发送的一致性消息,并向所述处理器发送一致性消息。
4.根据权利要求2所述的桥片,其特征在于,所述PCIE包路由,用于将打包后的一致性消息发送给所述PCIE接口,并将接收到的数据包进行解包,获取所述其它桥片发送的一致性消息。
5.根据权利要求4所述的桥片,其特征在于,还包括:
先进可扩展接口AXI-PCIE包转换桥;
所述交叉开关通过所述AXI-PCIE包转换桥与所述PCIE包路由连接。
6.根据权利要求1所述的桥片,其特征在于,所述HT接口,还用于将接收到的一致性消息按照AXI协议进行转换,获取转换后的一致性消息。
7.根据权利要求1所述的桥片,其特征在于,还包括:
远程缓存控制器和本地目录控制器;
所述交叉开关通过所述远程缓存控制器与所述HT接口连接,且通过所述本地目录控制器与所述HT接口连接。
8.一种桥片系统,其特征在于,包括:至少一个权利要求1-7任一项所述的桥片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420149617.5U CN203759701U (zh) | 2014-03-28 | 2014-03-28 | 桥片和桥片系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420149617.5U CN203759701U (zh) | 2014-03-28 | 2014-03-28 | 桥片和桥片系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203759701U true CN203759701U (zh) | 2014-08-06 |
Family
ID=51254950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420149617.5U Expired - Lifetime CN203759701U (zh) | 2014-03-28 | 2014-03-28 | 桥片和桥片系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203759701U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106407144A (zh) * | 2015-07-31 | 2017-02-15 | 龙芯中科技术有限公司 | 一致性消息的传输方法、系统、总线接口控制器和芯片 |
CN108345555A (zh) * | 2018-03-13 | 2018-07-31 | 算丰科技(北京)有限公司 | 基于高速串行通信的接口桥接电路及其方法 |
CN108388532A (zh) * | 2018-03-13 | 2018-08-10 | 算丰科技(北京)有限公司 | 可配置硬件算力的ai运算加速板卡及其处理方法、服务器 |
-
2014
- 2014-03-28 CN CN201420149617.5U patent/CN203759701U/zh not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106407144A (zh) * | 2015-07-31 | 2017-02-15 | 龙芯中科技术有限公司 | 一致性消息的传输方法、系统、总线接口控制器和芯片 |
CN108345555A (zh) * | 2018-03-13 | 2018-07-31 | 算丰科技(北京)有限公司 | 基于高速串行通信的接口桥接电路及其方法 |
CN108388532A (zh) * | 2018-03-13 | 2018-08-10 | 算丰科技(北京)有限公司 | 可配置硬件算力的ai运算加速板卡及其处理方法、服务器 |
CN108345555B (zh) * | 2018-03-13 | 2021-10-08 | 算丰科技(北京)有限公司 | 基于高速串行通信的接口桥接电路及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3172870B1 (en) | Non-transparent bridge method and apparatus for configuring high-dimensional pci-express networks | |
EP2174229A4 (en) | DELEGATION OF NETWORK PROCESSOR OPERATIONS AT STAR TOPOLOGY SERIALBUS INTERFACES | |
WO2016187813A1 (zh) | 一种光电混合网络的数据传输方法及装置 | |
CN203759701U (zh) | 桥片和桥片系统 | |
SG137854A1 (en) | System and method for information handling system pci express advanced switching | |
TW201614512A (en) | A computing device, a universal serial bus port, and a method of operating a universal serial bus | |
CN105471688B (zh) | 一种通信节点、基于通信节点的通信链路及其工作方法 | |
CN105049312A (zh) | 工业控制环网系统及其组网方法 | |
CN105763488A (zh) | 数据中心汇聚核心交换机及其背板 | |
CN201993628U (zh) | Plc与can总线的通讯系统 | |
CN102841875A (zh) | 一种具有智能总线接口的主机及安防系统 | |
CN104283872A (zh) | 支持can控制器和plc的远程控制器 | |
CN202160186U (zh) | 局域网仪器共享使用系统 | |
CN203984453U (zh) | 工业以太网交换机 | |
CN202513948U (zh) | 以太网至profibus-dp的主从式协议转换网关 | |
CN203397356U (zh) | 一种列车通信网络ip核装置 | |
CN207543138U (zh) | 一种多工业总线的数据传输系统 | |
CN205249272U (zh) | 一种多级信息封装加密装置 | |
CN104243297A (zh) | 一种多业务以太网网关系统 | |
CN104134337A (zh) | 光伏信息采集装置 | |
CN203084520U (zh) | 机车通用信息传输设备的通讯装置 | |
CN103763749A (zh) | Ts-ip路由模块及广播路由系统 | |
CN103916448B (zh) | 基于云传输平台的数据传输方法、系统及相应的云传输平台 | |
CN100555252C (zh) | 多功能计算机外设无线电通讯接口适配器 | |
CN104077264A (zh) | 一种多处理器计算机及其数据收发方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |
|
CP01 | Change in the name or title of a patent holder | ||
CX01 | Expiry of patent term |
Granted publication date: 20140806 |
|
CX01 | Expiry of patent term |