CN103763749A

CN103763749A - Ts-ip路由模块及广播路由系统

Info

Publication number: CN103763749A
Application number: CN201310660957.4A
Authority: CN
Inventors: 史焱; 李江华; 续欣; 贾跃伟
Original assignee: PLA University of Science and Technology
Current assignee: PLA University of Science and Technology
Priority date: 2013-12-06
Filing date: 2013-12-06
Publication date: 2014-04-30

Abstract

本发明提供一种TS-IP路由模块及包括该路由模块的广播路由系统，该TS-IP路由模块配置于基于TS流调制解调的无线星型非对称网络中的中心节点和多个分节点内，TS-IP路由模块包括TS流数据FPGA处理模块、嵌入式路由处理模块以及电源时钟管理模块，嵌入式路由处理模接收来自应用层的IP数据包，并将IP数据包拆包、重组后形成标准TS包，然后传输至TS流数据FPGA处理模块，经过时序控制和缓冲处理后，输出至TS解调模块的接口，实现与TS解调模块的数据交互；TS流数据FPGA处理模块接收输入的TS码流，经过时序控制和缓存处理后以TS包格式传输至嵌入式路由处理模块，嵌入式路由处理模块根据TS包中的控制字来完成IP数据包的恢复，并输出至应用层。

Description

TS-IP路由模块及广播路由系统

技术领域

本发明涉及无线通信网络技术领域，具体而言涉及一种TS-IP路由模块及广播路由系统，应用于基于TS流调制解调组建的无线星型非对称网络中，可实现信息共享的广播路由。

背景技术

利用基于TS流调制解调的无线传输系统组建的无线星形非对称网络由一个中心节点和若干个分节点组成，中心节点与各分节点构成星形网络，中心节点向各分节点发送下行数据，各分节点向中心节点发送上行数据。中心节点向各分节点发送数据的下行信道是广播信道，各分节点向中心节点发送数据的上行信道是分别建立的独立信道，上下行信道带宽非对称，下行信道带宽速率高于单个上行信道带宽速率，但上行信道带宽总速率大于下行信道带宽速率。因此，如果按照常规的广播通信实现方法，每个分站分别发送一次信息以实现下行数据广播，就会出现下行信道带宽不够用的现象。在利用基于TS流调制解调的无线传输系统组建的无线星形非对称网络中实现多媒体信息共享的关键就是节省无线信道的带宽资源，因此考虑通过实现上行信道点到点单播和下行信道点到多点的广播通信的路由，使系统中所有的节点都能够相互传送多媒体信息，实现信息共享。

基于UDP协议的数据广播是图像等大容量数据分发的主要方式之一。在地面传统以太网中，相对于复杂的网络结构而言，单纯的带宽资源并不是影响广播的主要问题，因此基于UDP协议的数据广播在实现时通常都是通过MAC层的单播来实现的，要发送给不同分站的相同数据在下行信道上会有多次传递，这种方式并不节省带宽资源。但对于无线星形非对称网络而言，其网络特点恰好与地面传统以太网相反，网络结构比较简单，但带宽资源受限，特别是从中心节点到各分节点的下行带宽资源并不十分宽裕。中心节点需要分发的下行数据在下行信道进行传输时应该采用严格意义的广播式传送，也就是说要发送给不同分站的相同数据在下行信道上只应该传递一次。

中国专利200910157768.9中披露了一种“基于地面数字电视信道的双向无线嵌入式网关”，该发明网关可以将以太网数据转换成适用于无线发射的TS流数据，同时可以接收TS流数据并将其转换为IP数据，并根据不同应用需要搭建不同的单向或双向网络构架。但该网关仅仅支持了点对点的单向或双向数据传输，而未设计相关的路由功能，从而无法利用该网关组建多点网络实现多个节点间的信息共享。

中国专利200710175819.1中披露了一种“非对称路由情况下的报文转发方法及网络地址转换网关”，该发明提出的NAT网络转换目的是解决使用私有IP地址的网络如何访问公有IP网络，所涉及的各种方法都是通过转换私有网络侧的IP地址来实现的。

发明内容

本发明说解决的技术问题是：提供一种用于无线星形非对称网络的TS-IP路由模块和广播路由系统，可在不改变应用层对使用UDP协议进行数据广播的使用方式的前提下，在无线星形非对称网络中实现下行数据广播和上行数据单播，对网络终端用户屏蔽在数据广播问题上无线星形非对称网络与典型的地面传统以太网的差异性，使得在地面传统以太网开发的相关应用能够直接在无线星形非对称网络中高效地应用。

为达成上述目的，本发明所采用的技术方案如下：

一种TS-IP路由模块，配置于基于TS流调制解调的无线星型非对称网络中的中心节点和多个分节点内，每个分节点配置有一TS调制模块和TS解调模块，中心节点配置有一TS调制模块和与分节点对应的多个TS解调模块，该TS-IP路由模块包括TS流数据FPGA处理模块、嵌入式路由处理模块以及电源时钟管理模块，TS流数据FPGA处理模块与嵌入式路由处理模块之间通过并行数据总线PIO接口连接，其中：

电源时钟管理模块提供TS流数据FPGA处理模以及嵌入式路由处理模块的电源供应和时钟信号；

嵌入式路由处理模接收来自应用层的IP数据包，并将IP数据包拆包、重组后形成标准TS包，然后传输至TS流数据FPGA处理模块，经过时序控制和缓冲处理后，输出至所述TS解调模块的接口，实现与该TS解调模块的数据交互；

TS流数据FPGA处理模块接收输入的TS流数据，经过时序控制和缓存处理后以TS包格式传输至嵌入式路由处理模块，嵌入式路由处理模块根据TS包中的控制字来完成IP数据包的恢复，并输出至应用层。

进一步，所述TS流数据FPGA处理模块由TS流输入输出接口处理芯片、TS流输入输出接口插座、FPGA主芯片和FPGA配置芯片组成，通过该TS流输入输出接口处理芯片、TS流输入输出接口插座实现TS码流的输入和输出交互，TS流输入输出接口处理芯片用于对通过串行ASI接口传输的TS码流进行串并转换处理；所述嵌入式路由处理模块由以太网控制器、以太网插座、嵌入式处理器、非易失性存储器以及缓存组成，以太网控制器、非易失性存储器、缓存分别与嵌入式处理器连接，来自应用层的IP数据包通过以太网插座输入以太网控制器，该以太网控制器为嵌入式处理器提供接口以完成IP数据包的全双工收发。

进一步，所述TS流数据FPGA处理模块中的TS流数据输入输出接口支持串行ASI接口和并行SPI接口，由串行ASI接口传输的TS码流经过TS流输入输出接口处理芯片完成串并转换后输入FPGA主芯片，由并行SPI接口传输的TS流数据直接输入FPGA主芯片。

进一步，所述TS流数据由所述TS流输入输出接口插座与所述解调模块的接口连接完成数据交互后，TS码流在FPGA主芯片中完成时序匹配，并经双口RAM缓存后按照标准188byte或204byte长度的TS包格式与后续的嵌入式处理器进行并行数据交互，嵌入式处理器根据TS包中的控制字来完成IP数据包的恢复，并经以太网控制器输出至应用层。

进一步，所述双口RAM通过PIO接口与所述嵌入式处理器之间数据交互。

进一步，所述嵌入式路由处理模的嵌入式处理器通过以太网控制器接收来自应用层的IP数据包，并将IP数据包拆包，以188byte或204byte的长度重组为一个或多个带有47h包头和控制字的标准TS包，然后通过PIO接口传输至FPGA主芯片，经过时序控制和缓冲处理后，经ASI接口或SPI接口输出至所述TS解调模块的接口，实现与该TS解调模块的数据交互。

进一步，所述嵌入式路由处理模块的缓存中配置有静态路由表，通过该静态路由表实现星型非对称网络广播路由功能，中心节点以UDP广播方式向各个分节点发送高速下行数据，各分节点以单播方式向中心节点发送低速上行数据，通过MAC地址转换的方式实现高速数据的接收，该路由功能的具体实现包括以下步骤：

步骤1、各分节点以单播方式向中心节点发送IP数据包，其中的UDP报文源地址设置为各分节点的IP地址，目的地址设置为中心节点的IP地址；

步骤2：中心节点接收各分节点发来的IP数据包，并存储到本地的服务器中；

步骤3：在中心节点网络层增加一个专门用于广播的IP地址；

步骤4：在MAC层对每个分节点增加一个统一的虚拟MAC地址，由该虚拟MAC地址对应广播IP地址；

步骤5：中心节点将收到的多媒体信息以UDP广播方式向各分节点进行广播时，UDP报文的目的地址设置为所述广播IP地址，MAC层的目的MAC地址则设置为所述统一的虚拟MAC地址；以及

步骤6：在各分节点收发报文时，通过对MAC地址的改变来实现广播：在各分节点将自己的MAC地址上对应两个IP地址，一个是自身IP地址，一个是广播IP地址，如果接收到的UDP报文的目的MAC地址是虚拟MAC地址，则将这个虚拟MAC地址换成自身MAC地址再提交到网络层。

进一步，所述分节点的数目小于等于253。

根据本发明的改进，还提出一种广播路由系统，应用于基于TS流调制解调的无线星型非对称网络中，该无线星型非对称网络包括一中心节点和多个分节点，每个分节点配置有一TS调制模块和TS解调模块，中心节点配置有一TS调制模块和与分节点对应的多个TS解调模块，该广播路由系统中设置有如上所述的TS-IP路由模块并配置于所述中心节点和多个分节点内。

由以上本发明的技术方案可知，相对于现有技术，本发明的有益效果在于：

1）由于路由系统直接于底层CPU与FPGA中实现，从逻辑上看是直接将TS流接口作为网络设备进行处理，与底层接收后再由上层来进行路由分发的传统方法相比，减少了路由交换时延；

2）在实现数据的UDP广播时，地面网UDP协议的数据广播在实现时通常都是通过MAC层的单播来实现的，要发送给不同分站的相同数据在下行信道上会有多次传递，本方法通过MAC层地址欺骗的方法避免了MAC层的报文复制，为无线信道大大节省了带宽。

附图说明

图1为一个无线星形非对称网络系统的示例性示意图。

图2为本发明一实施例TS-IP路由模块的示例性结构示意图。

图3为图2所示TS-IP路由模块中TS流数据FPGA处理模块的一个示例性示意图。

图4为图2所示TS-IP路由模块中嵌入式路由处理模块的一个示例性示意图。

图5为利用图2所示TS-IP路由模块实现的由一个中心节点和四个分节点组成的无线星形非对称网络的系统构架示意图。

图6为图5所示无线星形非对称网络中路由功能的路由配置图。

具体实施方式

为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

如图1所示为一个无线星形非对称网络系统的示例性示意图，星形非对称网络包括一中心节点和多个分节点。每个分节点配置有一TS调制模块和TS解调模块，中心节点配置有一TS条子模块和与分节点对应的多个TS解调模块，中心节点和每个分节点均配置一TS-IP路由模块，用于连接TS解调模块的接口以及应用层的IP接口。中心节点与分节点间通过基于TS流调制解调的无线信道进行信号传输，中心节点向各分节点以较高的速率分发内容完全相同的下行广播数据，各分节点分别以较低的速率各自发送不同的上行点对点数据，以此组建成为基于TS流接口的无线星形非对称网络。如图1所示，分节点的数目小于等于253。

图2所示为本发明一个实施方式TS-IP路由模块的示意图，其中，该TS-IP路由模块包括TS流数据FPGA处理模块、嵌入式路由处理模块以及电源时钟管理模块，TS流数据FPGA处理模块与嵌入式路由处理模块之间通过并行数据总线PIO接口连接。其中，该电源时钟管理模块由电源管理芯片、晶振和时钟驱动芯片组成，提供TS流数据FPGA处理模以及嵌入式路由处理模块的正常工作所需要的电源供应和时钟信号。

嵌入式路由处理模接收来自应用层的IP数据包，并将IP数据包拆包、重组后形成标准TS包，然后传输至TS流数据FPGA处理模块，经过时序控制和缓冲处理后，输出至TS解调模块的接口，实现与TS解调模块的数据交互。

TS流数据FPGA处理模块接收输入的TS码流，经过时序控制和缓存处理后以TS包格式传输至嵌入式路由处理模块，嵌入式路由处理模块根据TS包中的控制字来完成IP数据包的恢复，并输出至应用层。

图3所示为TS-IP路由模块中TS流数据FPGA处理模块的示例性实施方式，其中，该TS流数据FPGA处理模块由TS流输入输出接口处理芯片、TS流输入输出接口插座、FPGA主芯片和FPGA配置芯片组成。

TS流输入输出接口处理芯片用于对由串行ASI接口传输的TS流数据进行串并转换处理。

TS流数据输入输出接口支持串行ASI接口和并行SPI接口，由串行ASI接口传输的TS码流经过TS流输入输出接口处理芯片完成串并转换后输入FPGA主芯片，由并行SPI接口传输的TS流数据直接输入FPGA主芯片。

通过该TS流输入输出接口处理芯片、TS流输入输出接口插座实现TS码流的输入和输出交互。

FPGA配置芯片内存储有FPGA平台软件程序，用于实现TS码流的收发功能，以兼容各类基于TS码流传输的调制解调器的接口连接。

图4所示为TS-IP路由模块中嵌入式路由处理模块的示例性实施方式，其中，该嵌入式路由处理模块由以太网控制器、以太网插座、嵌入式处理器、非易失性存储器以及缓存组成，以太网控制器、非易失性存储器、缓存分别与嵌入式处理器连接。

非易失性存储器装载嵌入式平台软件程序，这些软件程序用于实现操作系统的运行、网络驱动程序的加载、TS流数据和IP数据的双向收发转换及星型非对称网络广播路由功能。本实施例中，非易失性存储器优选为FLASH闪存，当然也可以采用其他形式的存储器，包括但不限于EPROM等。

缓存优选为SDRAM缓存，用于作为嵌入式处理器进行数据处理时的数据交换缓存。当然也可以采用其他形式的缓存器。

来自应用层的IP数据包通过以太网插座输入以太网控制器，该以太网控制器为嵌入式处理器提供接口以完成IP数据包的全双工收发。

以太网插座和以太网控制器优选支持10MHz/100MHz/1000MHz自适应传输，以太网控制器在嵌入式处理器提供的驱动程序支持下正常工作，为嵌入式处理器提供以太网接口完成IP包数据的全双工收发。

参考图2结合图3和图4所示，TS码流由TS流输入输出接口插座与解调模块的接口连接完成数据交互后，TS流数据在FPGA主芯片中完成时序匹配，并经双口RAM缓存后按照标准188byte或204byte长度的TS包格式与后续的嵌入式处理器进行并行数据交互，嵌入式处理器根据TS包中的控制字来完成IP数据包的恢复，并经以太网控制器输出至应用层。较佳地，双口RAM通过PIO接口与嵌入式处理器之间数据交互。

嵌入式路由处理模的嵌入式处理器通过以太网控制器接收来自应用层的IP数据包，并将IP数据包拆包，以188byte或204byte的长度重组为一个或多个带有47h包头和控制字的标准TS包，然后通过PIO接口传输至FPGA主芯片，经过时序控制和缓冲处理后，经ASI接口或SPI接口输出至TS解调模块的接口，实现与TS解调模块的数据交互。

本实施例中，在星形非对称网络构建时，嵌入式路由处理模块中的缓存内生成一静态路由表，通过该静态路由表实现星型非对称网络的广播路由功能，中心节点以UDP广播方式向各个分节点发送高速下行数据，各分节点以单播方式向中心节点发送低速上行数据，通过MAC地址转换的方式实现高速数据的接收，该路由功能的具体实现包括以下步骤：

步骤1、各分节点以单播方式向中心节点发送多媒体信息IP数据包，其中的UDP报文源地址设置为各分节点的IP地址，目的地址设置为中心节点的IP地址；

步骤2：中心节点接收各分节点发来的多媒体信息IP数据包，并存储到本地的服务器中；

步骤3：在中心节点网络层增加一个专门用于广播的IP地址（该IP地址在应用层相当于广播服务器地址，同时增加相应的路由设置）；

步骤4：为了防止从中心节点到各分节点的发送的广播报文在链路上传送多次，在MAC层对每个分节点增加一个统一的虚拟MAC地址，由该虚拟MAC地址对应广播IP地址；

步骤6：在各分节点收发报文时，通过对MAC地址的改变来实现广播：在各分节点将自己的MAC地址上对应两个IP地址，一个是自身IP地址，一个是广播IP地址，如果接收到的UDP报文的目的MAC地址是虚拟MAC地址，则将这个虚拟MAC地址换成自身MAC地址再提交到网络层。从每而实现在MAC层对所有节点进行协议欺骗，使UDP广播报文不需要在无线信道上按不同的MAC地址拷贝和发送多份。

如图1所示，路由功能可支持1-253个分节点同时接入网络，并可以根据不同的应用需求，通过修改静态路由表来实现数据的转发，使构建的无线星形非对称网络能够无缝接入其它以太网络。

图6所示为利用图2所示TS-IP路由模块实现的由一个中心节点和四个分节点组成的无线星形非对称网络的系统构架示意图，本实施例中，该系统为一个搜救通信指挥系统，由一个中心节点和四个分节点组成，中心节点与各分节点间组成星形网络，各节点间利用基于TS调制解调的无线传输，中心节点向各分节点发送的下行数据速率是5Mbps，各分节点分别以1Mbps的上行数据速率向中心节点传输数据。

中心节点具备一个TS调制模块和四个TS解调模块，分别对应于四个分节点的TS调制模块。各分节点各具备一个TS调制模块和一个TS解调模块。所有节点均具有基于上述图2实施例所示的TS-IP路由模块，用于连接TS调制解调模块接口与应用层的IP口，同时通过TS-IP路由模块中嵌入式路由处理模块的静态路由表实现上行数据广播和下行数据单播，实现无线星形非对称网络。

中心节点的TS-IP路由模块通过以太网控制器接收应用层产生的IP数据包，再将整个IP数据包拆包，以188byte的长度重组为一个或多个带有47h包头和控制字的标准TS包，然后，经由双口RAM传输至TS流数据FPGA处理模块，通过时序控制和缓存处理，经ASI接口输出，送入与TS-IP路由模块连接的TS调制模块，最后经射频前端和天线完成发射。

同样，各分节点的天线和射频前端接收到经过空间传送的无线信号后，经TS解调模块恢复出TS流，送入每个分节点TS-IP路由模块的ASI输入接口，分节点的TS流数据FPGA处理模块接收到来自ASI接口的TS码流，通过时序控制和缓存处理再送至嵌入式路由处理模块，嵌入式路由处理模块的嵌入式处理器根据TS包中的控制字来完成IP数据包的恢复，并经以太网控制器输出，最终送至各分节点的应用层。

反之亦然，各分节点的业务IP数据经过类似的数据处理过程，分别传送到中心节点。

星形非对称网络的路由功能是通过在嵌入式路由处理模块中配置静态路由表实现的。中心节点以UDP广播方式向其他各个分节点发送高速下行数据，而各个分节点以单播方式向中心节点发送低速上行数据，通过MAC地址转换的方式实现高速数据的接收。系统中的IP地址规则分配为，中心节点和四个分节点分别使用10.0.1-5网段，均使用24位子网掩码。

参考图6所示的无线星形非对称网络中路由功能的路由配置，该路由功能的具体实现包括以下步骤

步骤1：各分节点向中心节点发送多媒体信息IP数据，其中的UDP报文源地址设置为各分节点的IP地址，目的地址设置为中心节点的IP地址10.0.1.1/24；

步骤2：中心节点接收各分节点发来的多媒体信息IP数据，并存储到本地的媒体服务器中，媒体服务器配置IP地址为10.0.1.2/24；

步骤3：在中心节点网络层增加一个专门用于广播的IP地址10.0.255.255，该IP地址在应用层相当于广播服务器地址，同时增加相应的路由设置。为了防止从中心节点到各分节点的发送的广播报文在链路上传送多次，在MAC层对每个分节点增加一个统一的虚拟MAC地址MAC0，由这个虚拟MAC地址MAC0对应广播IP地址10.0.255.255。当中心节点将收到的多媒体信息向各分节点进行广播时，UDP报文的目的地址设置为该广播IP地址10.0.255.255，MAC层的目的MAC地址则设置为该统一的虚拟MAC地址MAC0；

步骤4：在各分节点收发报文时，通过对MAC地址的改变来实现广播。具体来说，在各分节点将自己的MAC地址上对应两个IP地址，一个是自身IP地址，一个是广播IP地址10.0.255.255。如果接收到的UDP报文目的MAC地址是那个虚拟MAC地址MAC0，则将这个虚拟MAC地址MAC0换成自身MAC地址再提交到网络层。实现在MAC层对所有节点进行协议欺骗，使UDP广播报文不需要在无线信道上按不同的MAC地址拷贝和发送多份。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims

1.一种TS-IP路由模块，配置于基于TS流调制解调的无线星型非对称网络中的中心节点和多个分节点内，每个分节点配置有一TS调制模块和TS解调模块，中心节点配置有一TS调制模块和与分节点对应的多个TS解调模块，其特征在于，该TS-IP路由模块包括TS流数据FPGA处理模块、嵌入式路由处理模块以及电源时钟管理模块，TS流数据FPGA处理模块与嵌入式路由处理模块之间通过并行数据总线PIO接口连接，其中：

2.根据权利要求1所述的TS-IP路由模块，其特征在于，所述TS流数据FPGA处理模块由TS流输入输出接口处理芯片、TS流输入输出接口插座、FPGA主芯片和FPGA配置芯片组成，通过该TS流输入输出接口处理芯片、TS流输入输出接口插座实现TS码流的输入和输出交互，TS流输入输出接口处理芯片用于对通过串行ASI接口传输的TS码流进行串并转换处理；所述嵌入式路由处理模块由以太网控制器、以太网插座、嵌入式处理器、非易失性存储器以及缓存组成，以太网控制器、非易失性存储器、缓存分别与嵌入式处理器连接，来自应用层的IP数据包通过以太网插座输入以太网控制器，该以太网控制器为嵌入式处理器提供接口以完成IP数据包的全双工收发。

3.根据权利要求2所述的TS-IP路由模块，其特征在于，所述TS流数据FPGA处理模块中的TS流数据输入输出接口支持串行ASI接口和并行SPI接口，由串行ASI接口传输的TS码流经过TS流输入输出接口处理芯片完成串并转换后输入FPGA主芯片，由并行SPI接口传输的TS流数据直接输入FPGA主芯片。

4.根据权利要求2所述的TS-IP路由模块，其特征在于，所述TS流数据由所述TS流输入输出接口插座与所述解调模块的接口连接完成数据交互后，TS码流在FPGA主芯片中完成时序匹配，并经双口RAM缓存后按照标准188byte或204byte长度的TS包格式与后续的嵌入式处理器进行并行数据交互，嵌入式处理器根据TS包中的控制字来完成IP数据包的恢复，并经以太网控制器输出至应用层。

5.根据权利要求4所述的TS-IP路由模块，其特征在于，所述双口RAM通过PIO接口与所述嵌入式处理器之间数据交互。

6.根据权利要求2所述的TS-IP路由模块，其特征在于，所述嵌入式路由处理模的嵌入式处理器通过以太网控制器接收来自应用层的IP数据包，并将IP数据包拆包，以188byte或204byte的长度重组为一个或多个带有47h包头和控制字的标准TS包，然后通过PIO接口传输至FPGA主芯片，经过时序控制和缓冲处理后，经ASI接口或SPI接口输出至所述TS解调模块的接口，实现与该TS解调模块的数据交互。

7.根据权利要求1所述的TS-IP路由模块，其特征在于，所述嵌入式路由处理模块的缓存中配置有静态路由表，通过该静态路由表实现星型非对称网络广播路由功能，中心节点以UDP广播方式向各个分节点发送高速下行数据，各分节点以单播方式向中心节点发送低速上行数据，通过MAC地址转换的方式实现高速数据的接收，该路由功能的具体实现包括以下步骤：

步骤3：在中心节点网络层增加一个专门用于广播的IP地址；

8.根据权利要求7所述的TS-IP路由模块，其特征在于，所述分节点的数目小于等于253。

9.一种广播路由系统，应用于基于TS流调制解调的无线星型非对称网络中，该无线星型非对称网络包括一中心节点和多个分节点，每个分节点配置有一TS调制模块和TS解调模块，中心节点配置有一TS调制模块和与分节点对应的多个TS解调模块，其特征在于，该广播路由系统中设置有如权利要求1所述的TS-IP路由模块并配置于所述中心节点和多个分节点内。