CN203606462U - 老化测试板 - Google Patents

老化测试板 Download PDF

Info

Publication number
CN203606462U
CN203606462U CN201320717935.2U CN201320717935U CN203606462U CN 203606462 U CN203606462 U CN 203606462U CN 201320717935 U CN201320717935 U CN 201320717935U CN 203606462 U CN203606462 U CN 203606462U
Authority
CN
China
Prior art keywords
board
burn
chip
line unit
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320717935.2U
Other languages
English (en)
Inventor
邵玲玲
辛军启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201320717935.2U priority Critical patent/CN203606462U/zh
Application granted granted Critical
Publication of CN203606462U publication Critical patent/CN203606462U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本实用新型提出了一种老化测试板，用于检测待测芯片的可靠性，包括：芯片放置单元、插槽以及由芯片连线单元、保护电路和机台连线单元组成的连线单元，芯片连线单元与芯片放置单元电路连接，机台连线单元与插槽电路连接，保护电路设于芯片连线单元和机台连线单元之间，芯片连线单元、保护电路和机台连线单元之间均采用插拔式连线连接。插拔式连线能够反复插拔，循环使用，无须采用焊接方式连线，因此使用插拔式连线一方面能够避免对老化测试板焊接的损害，另一方面无须重新制作老化测试板，能够满足对不同产品的测试，另一方面由于存在保护电路，能够对所述老化测试板起到保护作用。

Description

老化测试板
技术领域
本实用新型涉及半导体制造领域，尤其涉及一种老化测试板。
背景技术
老化测试板（Burn In Board，BIB）是与测试机台连接，并将来自测试机台的系统信号接入至待测芯片之中，对所述待测芯片进行可靠性的评估。其中，所述待测芯片固定于所述老化测试板之上，所述测试老化板与所述测试机台之间的连线设计以及与所述待测芯片之间的连线设计一旦固定下来，所述测试老化板所能连接的系统信号也就随之固定了。这是因为所述测试老化板与所述测试机台之间的连线设计以及与所述待测芯片之间的连线均采用焊接方式连接，若需要对不同产品进行可靠性测试，就需要重新做与之相对应的老化测试板，然后再对产品进行相应的可靠性测试。
然而，重新做老化测试板需要将所有的连线统统拆除，并且得根据不同的测试信号需求相应的手动焊接新的连接线。因此，在对新产品进行可靠性测试时，现有的老化测试板已经无法满足要求，需要重新制作。然而，制作新的老化测试板一方面耗时耗钱，另一方面手动焊接连线会耗费人力资源，并且，焊接也十分容易对老化测试板和连接线的针头造成损伤，使老化测试板存在接触不良的现象。总而言之，现有技术中的老化测试板在面对不同产品时，灵活性不够。
实用新型内容
本实用新型的目的在于提供一种老化测试板，能够满足对不同芯片的测试。
为了实现上述目的，本实用新型提出了一种老化测试板，用于检测待测芯片的可靠性，包括：
芯片放置单元、连线单元以及插槽，其中，所述连线单元包括芯片连线单元、保护电路和机台连线单元，所述芯片连线单元与所述芯片放置单元电路连接，所述机台连线单元与所述插槽电路连接，所述保护电路设于所述芯片连线单元和所述机台连线单元之间，所述芯片连线单元、保护电路和机台连线单元之间均采用插拔式连线连接。
进一步的，所述保护电路采用三针插拔式接头。
进一步的，所述保护电路包括电阻和电容，所述电阻和电容并联。
进一步的，所述芯片连线单元包括接地端、芯片信号端和第一连接端，所述接地端分别与所述芯片信号端、第一连接端紧贴在一起。
进一步的，所述机台连线单元包括接地端、系统信号端和第二连接端，所述接地端分别与所述系统信号端、第二连接端紧贴在一起。
进一步的，所述连线单元的个数为1～10个。
进一步的，所述插槽的个数为1～10个。
进一步的，所述连线单元与所述插槽一一对应。
进一步的，所述插拔式连线的两端设有插拔头。
与现有技术相比，本实用新型的有益效果主要体现在：插拔式连线能够反复插拔，循环使用，无须采用焊接方式连线，因此使用插拔式连线一方面能够避免对老化测试板焊接的损害，另一方面无须重新制作老化测试板，能够满足对不同产品的测试，另一方面由于存在保护电路，能够对所述老化测试板起到保护作用。
附图说明
图1为本实用新型一实施例中老化测试板的结构示意图；
图2为本实用新型一实施例中连线单元的结构示意图；
图3为本实用新型一实施例中保护电路的结构示意图。
具体实施方式
下面将结合示意图对本实用新型的老化测试板进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
请参考图1和图2，在本实施例中提出了一种老化测试板，用于检测待测芯片20的可靠性，所述老化测试板包括：
芯片放置单元10、连线单元11以及插槽12，其中，所述连线单元11包括芯片连线单元、保护电路和机台连线单元，所述芯片连线单元11与所述芯片放置单元10电路连接，所述机台连线单元与所述插槽12电路连接，所述保护电路设于所述芯片连线单元和所述机台连线单元之间，所述芯片连线单元、保护电路和机台连线单元之间均采用插拔式连线7连接。
请参考图2，在本实施例中，所述芯片连线单元包括接地端1、芯片信号端5和第一连接端4，所述接地端1分别与所述芯片信号端5、第一连接端4紧贴在一起，其中，所述接地端1用于接地，所述芯片信号端5用于与所述待测芯片20进行电路连接，用于对所述芯片20提供测试信号，所述第一连接端4用于与所述芯片信号端5相连，并且与所述保护电路进行连接；所述机台连线单元包括接地端1、系统信号端2和第二连接端3，所述接地端1分别与所述系统信号端2、第二连接端3紧贴在一起，其中，所述系统信号端2用于连接所述插槽12，所述插槽12用于与测试机台进行连接，从而能够提供系统测试信号，所述第二连接端3能够与所述系统信号端2连接，并且能够与所述保护电路连接。
请参考图3，在本实施例中，所述保护电路8采用三针插拔式接头6，用于添加电阻和电容，所述保护电路8由电阻和电容并联组成，其中均采用所述插拔式连线7进行连接，所述插拔式连线7的两端设有插拔头，便于进行插拔连接。
在本实施例中，所述连线单元11的个数为1～10个，例如是2个；所述插槽12的个数为1～10个，例如是2个，由于一个所述连线单元11得配备一个插槽12，因此所述连线单元11与所述插槽12一一对应。
综上，在本实用新型实施例提供的老化测试板中，插拔式连线能够反复插拔，循环使用，无须采用焊接方式连线，因此使用插拔式连线一方面能够避免对老化测试板焊接的损害，另一方面无须重新制作老化测试板，能够满足对不同产品的测试，另一方面由于存在保护电路，能够对所述老化测试板起到保护作用。
上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。

Claims (9)

1.一种老化测试板，用于检测待测芯片的可靠性，其特征在于，所述老化测试板包括：
芯片放置单元、连线单元以及插槽，其中，所述连线单元包括芯片连线单元、保护电路和机台连线单元，所述芯片连线单元与所述芯片放置单元电路连接，所述机台连线单元与所述插槽电路连接，所述保护电路设于所述芯片连线单元和所述机台连线单元之间，所述芯片连线单元、保护电路和机台连线单元之间均采用插拔式连线连接。
2.如权利要求1所述的老化测试板，其特征在于，所述保护电路采用三针插拔式接头。
3.如权利要求2所述的老化测试板，其特征在于，所述保护电路包括电阻和电容，所述电阻和电容并联。
4.如权利要求1所述的老化测试板，其特征在于，所述芯片连线单元包括接地端、芯片信号端和第一连接端，所述接地端分别与所述芯片信号端、第一连接端紧贴在一起。
5.如权利要求1所述的老化测试板，其特征在于，所述机台连线单元包括接地端、系统信号端和第二连接端，所述接地端分别与所述系统信号端、第二连接端紧贴在一起。
6.如权利要求1所述的老化测试板，其特征在于，所述连线单元的个数为1～10个。
7.如权利要求6所述的老化测试板，其特征在于，所述插槽的个数为1～10个。
8.如权利要求7所述的老化测试板，其特征在于，所述连线单元与所述插槽一一对应。
9.如权利要求1所述的老化测试板，其特征在于，所述插拔式连线的两端设有插拔头。
CN201320717935.2U 2013-11-14 2013-11-14 老化测试板 Expired - Fee Related CN203606462U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320717935.2U CN203606462U (zh) 2013-11-14 2013-11-14 老化测试板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320717935.2U CN203606462U (zh) 2013-11-14 2013-11-14 老化测试板

Publications (1)

Publication Number Publication Date
CN203606462U true CN203606462U (zh) 2014-05-21

Family

ID=50719127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320717935.2U Expired - Fee Related CN203606462U (zh) 2013-11-14 2013-11-14 老化测试板

Country Status (1)

Country Link
CN (1) CN203606462U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104267332A (zh) * 2014-10-13 2015-01-07 华东光电集成器件研究所 一种集成电路壳温均衡老炼装置
CN103336237B (zh) * 2013-06-28 2016-10-19 上海华虹宏力半导体制造有限公司 内建耐力测试系统、老化测试装置及相应的耐力测试方法
WO2017113056A1 (zh) * 2015-12-28 2017-07-06 深圳配天智能技术研究院有限公司 多通道接口测试装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103336237B (zh) * 2013-06-28 2016-10-19 上海华虹宏力半导体制造有限公司 内建耐力测试系统、老化测试装置及相应的耐力测试方法
CN104267332A (zh) * 2014-10-13 2015-01-07 华东光电集成器件研究所 一种集成电路壳温均衡老炼装置
CN104267332B (zh) * 2014-10-13 2017-06-06 华东光电集成器件研究所 一种集成电路壳温均衡老炼装置
WO2017113056A1 (zh) * 2015-12-28 2017-07-06 深圳配天智能技术研究院有限公司 多通道接口测试装置

Similar Documents

Publication Publication Date Title
CN106796262B (zh) Usb数据引脚阻抗检测
CN105760268B (zh) 一种片上随机存取存储器内建自测试方法和装置
CN101859750B (zh) 集成电路基板上的专用引脚的装置及系统
CN203606462U (zh) 老化测试板
CN103207366A (zh) 测试系统及印刷电路板组件的测试方法
CN109298266A (zh) 测试系统、测试方法、测试装置及存储介质
CN207337386U (zh) 一种服务器主板测试装置
CN109254889A (zh) 一种采用嵌入式软件进行cpu管脚短路故障的定位方法
CN102735945A (zh) 信号测试装置
CN108398627A (zh) 芯片引脚电路、芯片和芯片测试方法
CN106462512A (zh) 一种触点式usb设备之间正反向插入相互识别的方案
CN105092994A (zh) Esd检测方法、装置以及esd调试方法、装置
CN104635138B (zh) 带存储单元的集成芯片的复测方法
CN102692525A (zh) Pci卡辅助测试装置
CN102141952B (zh) 系统管理总线测试装置
CN201281741Y (zh) 内存槽检测器
CN205067680U (zh) Bga芯片测试系统
CN103901249A (zh) 接口信号测试装置
CN102692526A (zh) 辅助测试装置
CN204758725U (zh) 电子设备usb接口的检测装置
CN206362872U (zh) 一种存储卡卡座检测装置
CN102724085A (zh) 一种eoc产品性能测试方法和装置
US20140380111A1 (en) Testing system for serial interface
CN102340427A (zh) 网络接口测试电路
CN104198839B (zh) 一种移动终端传输线电气性能测试装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140521

Termination date: 20191114