CN203590035U - 高功率因数低谐波失真恒流电路及装置 - Google Patents
高功率因数低谐波失真恒流电路及装置 Download PDFInfo
- Publication number
- CN203590035U CN203590035U CN201320804839.1U CN201320804839U CN203590035U CN 203590035 U CN203590035 U CN 203590035U CN 201320804839 U CN201320804839 U CN 201320804839U CN 203590035 U CN203590035 U CN 203590035U
- Authority
- CN
- China
- Prior art keywords
- diode
- current
- inductance
- connects
- power factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本实用新型提供了一种高功率因数低谐波失真恒流电路及装置,该电路包括相互耦合的前级电路和后级电路,其中,该前级电路为用于实现功率因数校正的升降压电路;该后级电路为用于直流-直流变换的降压电路,而且该前级电路和后级电路共用同一个开关管和母线电容。本实用新型与两级结构相比,器件更少,成本更低;与单级降压型结构相比,输出负载电流纹波更小,而且本实用新型具有更高的功率因数和更低的总谐波失真。
Description
技术领域
本实用新型涉及开关电源技术,尤其涉及一种高功率因数低谐波失真恒流电路及装置。
背景技术
目前,由于大多数用电设备中存在非线性元件和储能元件,使得输入交流电流波形会发生严重畸变,网侧输入功率因数很低,为了满足国际标准IEC61000-3-2的谐波要求,必须在这些用电设备中加入功率因素校正(PFC)装置。
为了解决低功率因数的问题,单级或两级功率因数校正(PFC)电路技术已被广泛应用于交流-直流功率变换器。
两级功率因数校正技术相对于单级功率因数校正技术具有输出纹波小、功率因数高的特点,因而被广泛应用于功率因数校正电路中,其基本的原理框图如图1所示。输入交流电压经整流桥整流后输入到第一级功率因数校正变换器101,第一级功率因数校正变换器101通常用以实现有源功率因数校正,常见的拓扑有升压(Boost)、升降压(Buck-boost)以及降压(Buck)结构。由于输入电流要跟随输入电压波形变化,因而输入功率是脉动的功率,故在第一级功率因数校正变换器101和第二级直流-直流变换器102之间通常有一个大容量储能电容Cbulk,用以平衡脉动的交流输入功率和平稳的直流输出功率。第二级直流-直流变换器102能对输出的电压或电流实现有效的调整。但是,在图1所示的结构中,由于存在两级功率电路,控制电路也需要对应的两部分,增加了电路的复杂性,且成本相对较高,损耗较大。
图2示出了现有技术中的一种单级的降压型(Buck)PFC电路结构,包括:整流桥201,接收输入信号Vac;输入电容Cin,连接在整流桥201的两个输出端之间;二极管Do,其阴极接整流桥201的正输出端,其阳极接开关管Q1的第一功率端;输出电容Co,其第一端接整流桥201的正输出端,其第二端接电感L的第二端;电感L,其第一端连接开关管Q1的第一功率端,其第二端连接输出电容Co的第二端;开关管Q1,其第一功率端接二极管Do的阳极和电感L的第一端,其第二功率端接采样电阻Rs的第一端,其控制端接恒流控制驱动器202的输出端PWM;采样电阻Rs,其第一端接开关管Q1的第二功率端以及恒流控制驱动器202的电流采样端CS,其第二端接整流桥201的负输出端以及恒流控制驱动器202的地端GND。
以图2为例的单级降压型PFC电路,虽然电路结构简单,电路成本低,但缺点是输出负载存在较大的纹波电流(通常为100Hz的纹波电流),会造成频闪,无法适用于某些对频闪要求较高的应用场合。
实用新型内容
本实用新型要解决的技术问题是提供一种高功率因数低谐波失真恒流电路及装置,相比传统的两级电路而言能够降低电路成本,相比传统的单级电路而言能够减小负载的纹波电流。
为解决上述技术问题,本实用新型提供了一种高功率因数低谐波失真恒流电路,包括相互耦合的前级电路和后级电路,其中,
该前级电路为用于实现功率因数校正的升降压电路;
该后级电路为用于直流-直流变换的降压电路,而且该前级电路和后级电路共用同一个开关管和母线电容。
根据本实用新型的一个实施例,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第二二极管,其阴极连接所述第一二极管的阴极;
第一电感,其第一端连接所述第一二极管和第二二极管的阴极;
所述母线电容,其第一端连接所述第一电感的第二端,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端和所述母线电容的第一端,其第二功率端连接所述输入电容的第二端,其控制端接收外部的驱动信号;
所述后级电路包括:
所述母线电容;
所述开关管;
第三二极管,其阴极连接所述母线电容的第二端;
第四二极管,其阴极连接所述开关管的第二功率端,其阳极连接所述第三二极管的阳极;
采样电阻,其第一端连接所述开关管的第二功率端;
第二电感,其第一端连接所述采样电阻的第二端,所述第二电感的第二端和所述第三二极管的阳极作为负载接入端口。
根据本实用新型的一个实施例,所述后级电路还包括:输出负载,其第一端连接所述第二电感的第二端,其第二端连接所述第三二极管的阳极以及所述第四二极管的阳极,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
根据本实用新型的一个实施例,所述开关管导通时,所述前级电路的信号回路为:所述正输入端的信号经由所述第一二极管、第一电感和开关管传输至所述负输入端,所述后级电路的信号回路为:所述母线电容的第一端的信号经由所述开关管、采样电阻、第二电感、输出负载和第三二极管传输至所述母线电容的第二端;所述开关管断开时,所述前级电路的信号回路为:流经所述第一电感的电流经由所述母线电容和第二二极管续流返回至所述第一电感;所述后级电路的信号回路为:流经所述第二电感的电流经由所述输出负载、第四二极管以及采样电阻续流返回至所述第二电感。
根据本实用新型的一个实施例,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第二二极管,其阴极连接所述第一二极管的阴极;
第一电感,其第一端连接所述第一二极管和第二二极管的阴极;
所述母线电容,其第一端连接所述第一电感的第二端,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端和所述母线电容的第一端,其控制端接收外部的驱动信号;
峰值采样电阻,其第一端连接所述开关管的第二功率端,其第二端连接所述输入电容的第二端;
所述后级电路包括:
所述母线电容;
所述开关管;
所述峰值采样电阻;
第三二极管,其阴极连接所述母线电容的第二端;
第四二极管,其阴极连接所述峰值采样电阻的第二端,其阳极连接所述第三二极管的阳极;
采样电阻,其第一端连接所述峰值采样电阻的第二端;
第二电感,其第一端连接所述采样电阻的第二端,所述第二电感的第二端以及所述第三二极管的阳极作为负载接入端口。
根据本实用新型的一个实施例,所述后级电路还包括:输出负载,其第一端连接所述第二电感的第二端,其第二端连接所述第三二极管的阳极以及所述第四二极管的阳极,所述输出负载包括输出电容、负载或者输出电容与负载的并联中的任意一种。
根据本实用新型的一个实施例,所述开关管导通时,所述前级电路的信号回路为:所述正输入端的信号经由所述第一二极管、第一电感、开关管以及峰值采样电阻传输至所述负输入端,所述后级电路的信号回路为:所述母线电容的第一端的信号经由所述开关管、峰值采样电阻、采样电阻、第二电感、输出负载和第三二极管传输至所述母线电容的第二端;所述开关管断开时,所述前级电路的信号回路为:流经所述第一电感的电流经由所述母线电容和第二二极管续流返回至所述第一电感;所述后级电路的信号回路为:流经所述第二电感的电流经由所述输出负载、第四二极管以及采样电阻续流返回至所述第二电感。
根据本实用新型的一个实施例,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第一电感,其第一端连接所述第一二极管的阴极;
第二二极管,其阴极连接所述第一二极管的阴极或阳极;
第四二极管,其阳极连接所述第一电感的第二端;
所述母线电容,其第一端连接所述第四二极管的阴极,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端,其控制端接收外部的驱动信号;
峰值采样电阻,其第一端连接所述开关管的第二功率端,其第二端连接所述输入电容的第二端;
所述后级电路包括:
所述母线电容;
所述开关管;
所述峰值采样电阻;
所述第四二极管;
第三二极管,其阴极连接所述母线电容的第二端;
采样电阻,其第一端连接所述峰值采样电阻的第二端,其第二端连接所述第三二极管的阳极;
第二电感,其第一端连接所述开关管的第一功率端,所述第二电感的第二端以及所述第四二极管的阴极作为负载接入端口。
根据本实用新型的一个实施例,所述后级电路还包括:输出负载,其第一端连接所述第四二极管的阴极,其第二端连接所述第二电感的第二端,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
根据本实用新型的一个实施例,所述开关管导通时,所述前级电路的信号回路为:所述正输入端的信号经由所述第一二极管、第一电感、开关管以及峰值采样电阻传输至所述负输入端,所述后级电路的信号回路为:所述母线电容的第一端的信号经由所述输出负载、第二电感、开关管、峰值采样电阻、采样电阻和第三二极管传输至所述母线电容的第二端;所述开关管断开时,所述前级电路的信号回路为:流经所述第一电感的经由所述第四二极管、母线电容以及第二二极管续流返回至所述第一电感,或者流经所述第一电感的电流经由所述第四二极管、母线电容、第二二极管以及第二二极管续流返回至所述第一电感,所述后级电路的信号回路为:流经所述第二电感的电流经由所述第四二极管和输出负载续流返回至所述第二电感。
根据本实用新型的一个实施例,所述前级电路包括:输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第一电感,其第一端连接所述第一二极管的阴极;
第二二极管,其阴极连接所述第一二极管的阴极或阳极;
第四二极管,其阳极连接所述第一电感的第二端;
所述母线电容,其第一端连接所述第四二极管的阴极,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端,其控制端接收外部的驱动信号,其第二功率端连接所述输入电容的第二端;
所述后级电路包括:
所述母线电容;
所述开关管;
所述第四二极管;
第三二极管,其阴极连接所述母线电容的第二端;
采样电阻,其第一端连接所述开关管的第二功率端,其第二端连接所述第三二极管的阳极;
第二电感,其第一端连接所述开关管的第一功率端,所述第二电感的第二端以及所述第四二极管的阴极作为负载接入端口。
根据本实用新型的一个实施例,所述后级电路还包括:输出负载,其第一端连接所述第四二极管的阴极,其第二端连接所述第二电感的第二端,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
根据本实用新型的一个实施例,所述开关管导通时,所述前级电路的信号回路为:所述正输入端的信号经由所述第一二极管、第一电感以及开关管传输至所述负输入端,所述后级电路的信号回路为:所述母线电容的第一端的信号经由所述输出负载、第二电感、开关管、采样电阻和第三二极管传输至所述母线电容的第二端;所述开关管断开时,所述前级电路的信号回路为:流经所述第一电感的经由所述第四二极管、母线电容以及第二二极管续流返回至所述第一电感,或者流经所述第一电感的电流经由所述第四二极管、母线电容、第二二极管以及第二二极管续流返回至所述第一电感,所述后级电路的信号回路为:流经所述第二电感的电流经由所述第四二极管和输出负载续流返回至所述第二电感。
根据本实用新型的一个实施例,所述前级电路至少还包括输入电容和第一电感,所述后级电路至少还包括第二电感和输出负载,该输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种,其中,
所述开关管导通期间,所述输入电容、第一电感和开关管形成第一回路,所述母线电容、开关管、第二电感和输出负载形成第二回路;
所述开关管关断期间,所述第一电感、母线电容形成第三回路,所述第二电感和输出负载形成第四回路。
根据本实用新型的一个实施例,所述开关管导通期间,所述第一电感两端的电压等于所述输入电容两端的电压,所述第一电感的电流上升,所述第二电感两端的电压等于所述母线电容两端的电压与负载接入端口两端的电压的差值,所述第二电感的电流上升;所述开关管关断期间,所述第一电感两端的电压等于所述母线电容两端的电压,所述第一电感的电流下降,所述第二电感两端的电压等于负载接入端口两端的电压,所述第二电感的电流下降。
根据本实用新型的一个实施例,所述开关管为功率MOSFET晶体管,所述第一功率端为所述MOSFET晶体管的漏极,所述第二功率端为所述MOSFET晶体管的源极,所述控制端为所述MOSFET晶体管的栅极。
根据本实用新型的一个实施例,所述开关管为功率三极管,所述第一功率端为所述功率三极管的集电极,所述第二功率端为所述功率三极管的发射极,所述控制端为所述功率三极管的基极。
根据本实用新型的一个实施例,所述开关管为源极驱动组合开关器件,包括第一MOS晶体管和第二MOS晶体管,其中,所述第一功率端为所述第一MOS晶体管的漏极,所述第二功率端为所述第二MOS晶体管的源极,所述控制端为所述第二MOS晶体管的栅极,所述第一MOS晶体管的源极连接所述第二MOS晶体管的漏极,所述第一MOS晶体管的栅极接收预设的直流电压。
根据本实用新型的一个实施例,该恒流电路还包括:整流器,对输入的交流电源信号整流,其正输出端连接所述正输入端,其负输出端连接所述负输入端。
本实用新型还提供了一种高功率因数低谐波失真恒流装置,包括:
上述任一项所述的高功率因数低谐波失真恒流电路;
恒流控制驱动器,其电流采样端采样获得所述采样电阻的电流信息,所述恒流控制驱动器根据所述采样电阻的电流信息产生用于关断所述开关管的驱动信号以实现恒定输出电流。
根据本实用新型的一个实施例,所述恒流控制驱动器的电流采样端连接所述采样电阻的第一端,所述采样电阻的第二端接地;或者,所述恒流控制驱动器的电流采样端连接所述采样电阻的第二端,所述采样电阻的第一端接地。
根据本实用新型的一个实施例,所述恒流控制驱动器还具有过零检测端,该过零检测端获得所述第二电感的电流过零信息,所述恒流控制驱动器根据所述第二电感的电流过零信息产生用于导通所述开关管的驱动信号以实现输出空载保护。
根据本实用新型的一个实施例,所述恒流控制驱动器的过零检测端经由电阻分压网络与所述第二电感的第二端相连,其中,所述电阻分压网络的输入端连接所述第二电感的第二端,所述电阻分压网络的输出端连接所述恒流控制驱动器的过零检测端。
根据本实用新型的一个实施例,该恒流装置还包括:与所述第二电感耦合的辅助绕组,所述过零检测端连接该辅助绕组的第一端,该辅助绕组的第二端接地。
根据本实用新型的一个实施例,该恒流装置还包括:与所述第二电感耦合的辅助绕组,所述过零检测端经由电阻分压网络与所述辅助电阻的第一端相连,所述辅助绕组的第二端接地,其中,所述电阻分压网络的输入端连接所述辅助绕组的第一端,所述电阻分压网络的输出端连接所述恒流控制驱动器的过零检测端。
根据本实用新型的一个实施例,所述高功率因数低谐波失真恒流电路为权利要求4至7中任一项所述的电路,所述恒流控制驱动器还具有峰值电流限流端,该峰值电流限流端与所述峰值采样电阻的第一端相连以获得峰值电流信息,所述恒流控制驱动器根据所述电流信息和峰值电流信息产生所述驱动信号。
与现有技术相比,本实用新型具有以下优点:
本实用新型实施例的高功率因数低谐波失真恒流电路为准单级结构,前级电路为升降压(BUCK-BOOST)电路,工作在升降压模式,后级电路为降压(BUCK)电路,工作在降压模式,两级电路共用同一个开关管,相比传统的两级式结构,电路结构更加简单,有利于降低电路成本;相比传统的单级式结构,大大降低了输出到负载上的纹波电流,避免频闪问题。
进一步地,本实用新型实施例的高功率因数低谐波失真恒流电路的前级电路工作在升降压模式,可以使输入电流一直跟随输入电压的变化并呈正弦波形,能够实现低谐波失真(THD),可以满足特殊应用场合下THD<10%的要求。
另外,本实用新型实施例的高功率因数低谐波失真恒流电路的后级电路工作在降压模式,除了可以实现高功率之外,与其耦合的恒流控制驱动器可以直接通过获得采样电阻上的电流信息(等同于输出电感电流)来实现输出负载恒流控制,可以进一步简化电路结构,并且恒流精度更高。
附图说明
图1是现有技术中一种采用两级功率因数校正技术的交流-直流功率变换器的原理框图;
图2是现有技术中一种单级降压型高功率因数恒流电路的电路结构示意图;
图3是本实用新型的高功率因数低谐波失真恒流装置的第一实施例的电路结构示意图;
图4是本实用新型的高功率因数低谐波失真恒流装置中源极驱动的组合开关器件的结构示意图;
图5是图4所示高功率因数低谐波失真恒流装置在第一工作状态下的等效电路示意图;
图6是图4所示高功率因数低谐波失真恒流装置在第二工作状态下的等效电路示意图;
图7是本实用新型的高功率因数低谐波失真恒流装置的第二实施例的电路结构示意图;
图8是本实用新型的高功率因数低谐波失真恒流装置的第三实施例的电路结构示意图;
图9是本实用新型的高功率因数低谐波失真恒流装置的第四实施例的电路结构示意图;
图10是本实用新型的高功率因数低谐波失真恒流装置的第五实施例的电路结构示意图;
图11是本实用新型的高功率因数低谐波失真恒流装置的第六实施例的电路结构示意图;
图12是图11所示高功率因数低谐波失真恒流装置在第一工作状态下的等效电路示意图;
图13是图11所示高功率因数低谐波失真恒流装置在第二工作状态下的等效电路示意图;
图14是本实用新型的高功率因数低谐波失真恒流装置的第七实施例的电路结构示意图。
具体实施方式
本实施例的高功率因数低谐波失真恒流电路包括相互耦合的前级电路和后级电路,其中前级电路为升降压电路,后级电路为降压电路,而且前级电路和后级电路通用同一个开关管和母线电容。
其中,前级电路至少可以包括开关管、母线电容、输入电容和第一电感,后级电路至少可以包括开关管、母线电容第二电感和输出负载,其中开关管导通期间,输入电容、第一电感和开关管形成第一回路,母线电容、开关管、第二电感和输出负载形成第二回路;开关管关断期间,第一电感、母线电容形成第三回路,第二电感和输出负载形成第四回路。
进一步而言,开关管导通期间,第一电感两端的电压等于输入电容两端的电压,第一电感的电流上升,第二电感两端的电压等于母线电容两端的电压与负载接入端口两端的电压的差值,第二电感的电流上升;开关管关断期间,第一电感两端的电压等于母线电容两端的电压,第一电感的电流下降,第二电感两端的电压等于负载接入端口两端的电压,第二电感的电流下降。
下面结合具体实施例和附图对本实用新型作进一步说明,但不应以此限制本实用新型的保护范围。
第一实施例
参考图3,图3示出了第一实施例的高功率因数低谐波失真恒流装置,包括高功率因数低谐波失真恒流电路以及与其相连的恒流控制驱动器301。其中,高功率因数低谐波失真恒流电路包括整流桥BR、前级电路以及后级电路,前级电路为升降压电路,后级电路为降压电路,前级电路和后级电路共用同一个开关管Q1和母线电容Cb。
更加具体而言,第一实施例中的前级电路包括:输入电容Cin、第一二极管D1、第一电感L1、母线电容Cb、第二二极管D2、开关管Q1;该后级电路包括:母线电容Cb、开关管Q1、第三二极管D3、采样电阻Rs、第二电感L2、第四二极管D4以及输出电容Co。恒流控制驱动器301用于输出负载恒流控制,可以是现有技术中任意一种适当的恒流控制电路。
进一步而言,整流桥BR对输入的交流电源信号AC进行整流,其正输出端接输入电容Cin的第一端,其负输出端接输入电容Cin的第二端;第一二极管D1的阳极连接输入电容Cin的第一端,阴极连接第一电感L1的第一端;第二二极管D2的阴极接第一二极管D1的阴极和第一电感L1的第一端;母线电容Cb的第一端接第一电感L1的第二端,第二端接第二二极管D2的阳极;开关管Q1的第一功率端连接第一电感L1的第二端,其第二功率端接输入电容Cin的第二端和采样电阻Rs的第一端,其控制端接收外部的驱动信号;第三二极管D3的阴极接第二二极管D2的阳极和母线电容Cb的第二端;采样电阻Rs的第一端连接开关管Q1的第二功率端,第二端接第二电感L2的第一端;第四二极管D4的阴极接开关管Q1的第二功率端和采样电阻Rs的第一端,其阳极接第三二极管D3的阳极;第二电感L2的第一端接采样电阻Rs的第二端;输出电容Co的第一端接第二电感L2的第二端,其第二端接第三二极管D3和第四二极管D4的阳极;输出电容Co的两端作为负载接入端口,输出负载与输出电容Co并联,输出负载与输出电容Co可以合称为输出负载。当然,输出负载也可以仅包括负载或者是输出电容Co。
第一实施例中,恒流控制驱动器301的电流采样端CS连接采样电阻Rs的第一端,恒流控制驱动器301的地端SGND接地,恒流控制驱动器301的输出端PWM接开关管Q1的控制端,恒流控制驱动器301的过零检测端ZCD通过电阻分压网络302连接第二电感L2的第二端。作为一个非限制性的例子,图3中的电阻分压网络302包括电阻R1和电阻R2,其中,过零检测端ZCD接电阻R1的第二端和电阻R2的第一端,电阻R1的第一端接第二电感L2的第一端和地端SGND,电阻R2的第二端接第二电感L2的第二端。
恒流控制驱动器301根据电流采样端CS采样到的采样电阻Rs的电流信息以及过零检测端ZCD检测到的第二电感L2的电流过零信息(例如可以由电阻R1和电阻R2对第二电感L2的第二端的电压进行分压检测得到)产生驱动信号,该驱动信号经由输出端PWM传输至开关管Q1的控制端,用于控制开关管Q1的导通和关断。具体而言,恒流控制驱动器301根据该电流信息产生用于关断开关管Q1的驱动信号以实现恒定输出电流,恒流控制驱动器301根据该电流过零信息产生用于导通开关管Q1的驱动信号以实现输出空载保护。
恒流控制驱动器301优选为本领域技术人员公知的恒流控制电路,开关管Q1在控制电路301产生的驱动信号控制下周期性地导通和截止以实现输出负载电流恒流。
开关管Q1例如可以是功率MOSFET晶体管,其中,开关管Q1的第一功率端为MOSFET晶体管的漏极,第二功率端为MOSFET晶体管的源极,控制端为MOSFET晶体管的栅极;或者,开关管Q1可以是功率三极管,开关管Q1的第一功率端为功率三极管的集电极,第二功率端为所述功率三极管的发射极,控制端为所述功率三极管的基极。
或者,开关管Q1还可以是图4所示的源极驱动的组合开关器件,该源极驱动的组合开关器件包括第一MOS晶体管Qa和第二MOS晶体管Qb,其中,第一功率端为第一MOS晶体管Qa的漏极,第二功率端为第二MOS晶体管Qb的源极,控制端为第二MOS晶体管Qb的栅极,第一MOS晶体管Qa的源极连接第二MOS晶体管Qb的漏极,第一MOS晶体管Qa的栅极接收预设的直流电压。作为一个非限制性的例子,该预设的直流电压可以由直流电压源Vdc提供,例如直流电压源Vdc的一端与第一MOS晶体管的栅极连接,另一端接地。
参考图5,图5为图3所示的高功率因数低谐波失真恒流装置在第一工作状态时的等效电路图,图中灰色部分表示相关线路及器件不参与工作。在第一工作状态,开关管Q1导通,输入交流电源信号AC经整流桥BR整流之后的正弦半波电压经第一二极管D1、第一电感L1和开关管Q1构成的回路给第一电感L1充电,流经第一电感L1的电流iL1上升,也就是第一电感L1储能;同时,母线电容Cb经开关管Q1、采样电阻Rs、第二电感L2、输出电容Co和第三二极管D3构成的回路给第二电感L2充电,第二电感L2的电流iL2上升,第二电感L2储能。开关管Q1导通时,第一电感L1两端的电压等于输入电容Cin两端的电压,第二电感L2两端的电压等于母线电容Cb两端电压与输出电容Co两端电压或负载两端电压的差值。
参考图6,图6为图2所示的高功率因数低谐波失真的恒流装置在第二工作状态时的等效电路图,图中灰色部分表示相关线路及器件不参与工作。在第二工作状态,开关管Q1断开,流经第一电感L1的电流iL1经母线电容Cb和第二二极管D2构成回路续流,电流iL1下降;与此同时,流经第二电感L2的电流iL2经输出电容Co、第四二极管D4和采样电阻Rs构成的回路续流,电流iL2下降。
由上述分析可见,流经采样电阻Rs的电流即为第二电感L2的电流iL2,因此只需要将采样电阻Rs的电流信息采样到恒流控制驱动器301,通过一些现有技术的恒流控制电路即可实现对输出负载的恒流控制;此外,通过将第二电感L2的电流iL2的过零信息(例如通过检测第二电感L2的第二端的电压过零信息来获得)送入恒流控制驱动器301,可实现电流iL2为临界连续模式(BCM或CRM)。与此同时,只需通过合理的参数设计使得流经第一电感L1的电流iL1工作在临界连续模式(BCM或CRM)或电流断续模式(DCM),即可自然实现交流输入电流的功率因数校正。
此外,通过较大容量的母线电容Cb可以降低母线电容Cb两端的电压纹波,从而获得较小的输出负载电流纹波,消除100Hz频闪。
第二实施例
参考图7,图7所示为第二实施例的高功率因数低谐波失真恒流装置。本实施例的高功率因数低谐波失真恒流电路与前述的第一实施例基本相同,工作原理也基本相同,所以不再详述。
本实施例的高功率因数低谐波失真恒流电路与图3所示第一实施例不同之处在于恒流控制驱动器701和高功率因数低谐波失真恒流电路的接点发生变化。在本实施例中,恒流控制驱动器701的地端SGND接采样电阻Rs的第一端,恒流控制驱动器701的电流采样端CS接采样电阻Rs的第二端,因此送入恒流控制驱动器701的电流信息为负的第二电感电流信息,在恒流控制驱动器701内部经反向之后同样可以实现与图3所示第一实施例相同的基本功能,如功率因数校正、输出恒流等。
第三实施例
参考图8,图8所示为第三实施例的高功率因数低谐波失真恒流装置。本实施例与图3所示第一实施例不同之处在于第二电感L2的电流过零检测方式不同。
在本实施例中,还包括与第二电感L2耦合的辅助绕组L2a,辅助绕组L2a用于检测第二电感L2的电流过零信息,第二电感L2相当于和辅助绕组L2a耦合形成变压器,辅助绕组L2a的异名端接地,辅助绕组L2a的同名端接电阻分压网络302的输入端。其中,电阻分压网络302包括串联的电阻R1和电阻R2。
本实施例主电路与图3所示第一实施例基本相同,工作原理也基本相同,所以不再详述。
第四实施例
参考图9,图9所示为第四实施例的高功率因数低谐波失真恒流装置。本实施例的电路结构与图7所示的第三实施例基本相同,工作原理也基本相同。
本实施例与图7所示第三实施例不同之处在于恒流控制驱动器701和高功率因数低谐波失真恒流电路的接点发生变化。在本实施例中,恒流控制驱动器701的地端SGND接采样电阻Rs的第一端,恒流控制驱动器701的电流采样端CS接采样电阻Rs的第二端,因此送入恒流控制驱动器701的电流信息为负的第二电感L2的电流信息,在恒流控制驱动器701内部经反向之后同样可以实现与图7所示第三实施例相同的基本功能,如功率因数校正、输出恒流等。
第五实施例
参考图10,图10所示为第五实施例的高功率因数低谐波失真恒流装置。本实施例的电路结构与图3所示的第一实施例基本相同,工作原理也基本相同。
本实施例与图3所示第一实施例的主要不同之处在于前级电路和后级电路都增加了峰值采样电阻R3,其第一端接功率开关管Q1的第二功率端,其第二端与输入电容Cin的第二端、第四二极管的阴极以及采样电阻Rs的第一端连接。峰值采样电阻R3的第一端接恒流控制驱动器301的峰值电流限流端IL,实现对开关管Q1的最大峰值电流控制。
另外,本领域技术人员应当理解,上述增加峰值采样电阻R3的控制方法,可以应用于本说明书中其它所有实施例中,主要目的在于保证开关管Q1流过的峰值电流低于预设的一定水平。
第六实施例
参考图11,图11示出了第六实施例的高功率因数低谐波失真恒流装置,包括高功率因数低谐波失真恒流电路以及与其相连的恒流控制驱动器301。其中,高功率因数低谐波失真恒流电路包括整流桥BR、前级电路和后级电路,该前级电路为升降压电路,该后级电路为降压电路,前级电路和后级电路共用同一个开关管Q1和母线电容Cb。
更加具体而言,第六实施例中的前级电路包括:输入电容Cin、第一二极管D1、第一电感L1、第二二极管D2、第四二极管D4、母线电容Cb、开关管Q1、峰值采样电阻R3;该后级电路包括:母线电容Cb、开关管Q1、峰值采样电阻R3、第三二极管D3、第四二极管D4、采样电阻Rs、第二电感L2以及输出电容Co。恒流控制驱动器301用于输出负载恒流控制,可以是现有技术中任意一种适当的恒流控制电路。
进一步而言,整流桥BR对输入的交流电源信号AC进行整流,其正输出端接输入电容Cin的第一端,其负输出端接输入电容Cin的第二端;第一二极管D1的阳极连接输入电容Cin的第一端,阴极连接第一电感L1的第一端;第二二极管D2的阴极接第一二极管D1的阴极和第一电感L1的第一端;第一电感L1的第一端接第一二极管D1和第二二极管D2的阴极;第三二极管D3的阴极接第二二极管D2的阳极;第四二极管D4的阳极接第一电感L1的第二端;母线电容Cb的第一端接第四二极管D4的阴极,第二端接第二二极管D2的阳极和第三二极管D3的阴极;开关管Q1的第一功率端连接第一电感L1的第二端和第四二极管D4的阳极,其第二功率端接采样电阻Rs的第一端,其控制端接收外部的驱动信号;峰值采样电阻R3的第一端连接开关管Q1的第二功率端,第二端接输入电容Cin的第二端;采样电阻Rs的第一端连接峰值采样电阻R3的第二端,第二端连接第三二极管D3的阳极并接地;第二电感L2的第一端接开关管Q1的第一功率端;输出电容Co的第一端接第四二极管D4的阴极以及母线电容Cb的第一端,其第二端接第二电感L2的第二端;输出电容Co的两端作为负载接入端口,输出电容Co配置为与负载并联,输出电容Co和负载可以合称为输出负载。当然,输出负载也可以仅包括负载或者输出电容Co。
第一实施例中,恒流控制驱动器301的电流采样端CS连接采样电阻Rs的第一端,恒流控制驱动器301的地端SGND连接采样电阻Rs的第二端,恒流控制驱动器301的输出端PWM接开关管Q1的控制端,恒流控制驱动器301的过零检测端ZCD通过电阻分压网络302与辅助绕组L2a的第一端相连。作为一个非限制性的例子,图11中的电阻分压网络302包括电阻R1和电阻R2,其中,过零检测端ZCD接电阻R2的第二端和电阻R1的第一端,电阻R2的第一端接辅助绕组L2a的第一端(或者说是同名端),电阻R1的第二端接辅助绕组L2a的第二端(或者说是异名端)并接地。
恒流控制驱动器301根据电流采样端CS采样到的开关管Q1的电流信息以及过零检测端ZCD检测到的第二电感L2的电流过零信息(例如可以由电阻R1和电阻R2对辅助绕组L2a的第一端的电压进行分压检测得到)产生驱动信号,该驱动信号经由输出端PWM传输至开关管Q1的控制端,用于控制开关管Q1的导通和关断。
作为一个优选的实施例,该恒流控制驱动器301还具有峰值电流采样端IL,该峰值电流采样端IL采样获得开关管Q1的峰值电流信息,恒流控制驱动器301将该峰值电流信息与内部基准信号比较,并根据比较结果以及电流信息和电流过零信息产生驱动信号,以控制开关管Q1的最大电流。当然,本领域技术人员应当理解,该峰值电流采样端IL以及对开关管Q1最大电流的控制是可选的。
恒流控制驱动器301优选为本领域技术人员公知的恒流控制电路,开关管Q1在控制电路301产生的驱动信号控制下周期性地导通和截止以实现输出负载电流恒流。
开关管Q1例如可以是功率MOSFET晶体管,其中,开关管Q1的第一功率端为MOSFET晶体管的漏极,第二功率端为MOSFET晶体管的源极,控制端为MOSFET晶体管的栅极;或者,开关管Q1可以是功率三极管,开关管Q1的第一功率端为功率三极管的集电极,第二功率端为所述功率三极管的发射极,控制端为所述功率三极管的基极。
或者,开关管Q1还可以是图4所示的源极驱动的组合开关器件,该源极驱动的组合开关器件包括第一MOS晶体管Qa和第二MOS晶体管Qb,其中,第一功率端为第一MOS晶体管Qa的漏极,第二功率端为第二MOS晶体管Qb的源极,控制端为第二MOS晶体管Qb的栅极,第一MOS晶体管Qa的源极连接第二MOS晶体管Qb的漏极,第一MOS晶体管Qa的栅极接收预设的直流电压。作为一个非限制性的例子,该预设的直流电压可以由直流电压源Vdc提供,例如直流电压源Vdc的一端与第一MOS晶体管的栅极连接,另一端接地。
图11所示的第六实施例中,恒流控制驱动器301的电流采样信号包含第一电感电流信息和第二电感电流信息,是通过采样开关管上的峰值电流信息去控制输出负载电流。
图12为图11所示的高功率因数低谐波失真恒流装置在第一工作状态时的等效电路图,图中灰色部分表示该线路不参与工作。在第一工作状态,开关管Q1导通,输入交流电源信号AC经整流桥BR整流之后的正弦半波电压经第一二极管D1、第一电感L1、开关管Q1和峰值采样电阻R3成的回路给第一电感L1充电,流经第一电感L1的电流iL1上升;同时,母线电容Cb经输出电容Co、第二电感L2、开关管Q1、峰值采样电阻R3、采样电阻Rs和第三二极管D3构成的回路给第二电感L2充电,第二电感L2的电流iL2上升。
图13为图11所示的高功率因数低谐波失真恒流装置在第二工作状态时的等效电路图,图中灰色部分表示该线路不参与工作。在第二工作状态,开关管Q1断开,流经第一电感L1的电流iL1经第四二极管D3、母线电容Cb和第二二极管D2构成回路续流,电流iL1下降;与此同时,流经第二电感L2的电流iL2经输出电容Co和第四二极管D4构成的回路续流,电流iL2下降。
第七实施例
参考图14,图14示出了第七实施例的高功率因数低谐波失真恒流装置,包括高功率因数低谐波失真恒流电路以及与其相连的恒流控制驱动器301。其与图11所示第六实施例基本相同,主要区别在于,第七实施例中第一二极管D1和第二二极管D2的连接关系略有不同,第七实施例中的第二二极管D2的阴极连接至第一二极管D1的阳极,而非直接连接至第一电容L1的第一端。
虽然上述第六和第七实施例中,恒流控制驱动器的电流采样端连接采样电阻的第一端,采样电阻的第二端接地;但是,本领域技术人员应当理解,恒流控制驱动器的电流采样端可以连接采样电阻的第二端,而采样电阻的第一端接地,这样,送入恒流控制驱动器的电流信息为负的电流信息,在恒流控制驱动器内部经过反向之后同样可以实现与前述实施例类似的功能,如功率因数校正、输出恒流等。
另外,需要说明的是,虽然以上多个实施例中的恒流控制驱动器都具有过零检测端,通过检测第二电感的电流过零信息来使得后级降压电路工作在电流临界连续导通模式,但是该过零检测端并非是必要的。本领域技术人员应当理解,当该高功率因数低谐波失真恒流电路的第二级降压电路工作在例如定频等工作模式时,恒流控制驱动器也可以不需要具备过零检测端。
另外,上述多个实施例的电路结构中,输出电容都是可选的,其主要用于储能和滤波,可以进一步降低输出纹波。更加具体而言,如果负载是LED,则输出电容不是必须的;如果负载不是LED,则优选包含该输出电容。
本实用新型虽然以较佳实施例公开如上,但其并不是用来限定本实用新型,任何本领域技术人员在不脱离本实用新型的精神和范围内,都可以做出可能的变动和修改,因此本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。
Claims (20)
1.一种高功率因数低谐波失真恒流电路,其特征在于,包括相互耦合的前级电路和后级电路,其中,
该前级电路为用于实现功率因数校正的升降压电路;
该后级电路为用于直流-直流变换的降压电路,而且该前级电路和后级电路共用同一个开关管和母线电容。
2.根据权利要求1所述的高功率因数低谐波失真恒流电路,其特征在于,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第二二极管,其阴极连接所述第一二极管的阴极;
第一电感,其第一端连接所述第一二极管和第二二极管的阴极;
所述母线电容,其第一端连接所述第一电感的第二端,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端和所述母线电容的第一端,其第二功率端连接所述输入电容的第二端,其控制端接收外部的驱动信号;
所述后级电路包括:
所述母线电容;
所述开关管;
第三二极管,其阴极连接所述母线电容的第二端;
第四二极管,其阴极连接所述开关管的第二功率端,其阳极连接所述第三二极管的阳极;
采样电阻,其第一端连接所述开关管的第二功率端;
第二电感,其第一端连接所述采样电阻的第二端,所述第二电感的第二端和所述第三二极管的阳极作为负载接入端口。
3.根据权利要求2所述的高功率因数低谐波失真恒流电路,其特征在于,所述后级电路还包括:
输出负载,其第一端连接所述第二电感的第二端,其第二端连接所述第三二极管的阳极以及所述第四二极管的阳极,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
4.根据权利要求1所述的高功率因数低谐波失真恒流电路,其特征在于,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第二二极管,其阴极连接所述第一二极管的阴极;
第一电感,其第一端连接所述第一二极管和第二二极管的阴极;
所述母线电容,其第一端连接所述第一电感的第二端,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端和所述母线电容的第一端,其控制端接收外部的驱动信号;
峰值采样电阻,其第一端连接所述开关管的第二功率端,其第二端连接所述输入电容的第二端;
所述后级电路包括:
所述母线电容;
所述开关管;
所述峰值采样电阻;
第三二极管,其阴极连接所述母线电容的第二端;
第四二极管,其阴极连接所述峰值采样电阻的第二端,其阳极连接所述第三二极管的阳极;
采样电阻,其第一端连接所述峰值采样电阻的第二端;
第二电感,其第一端连接所述采样电阻的第二端,所述第二电感的第二端以及所述第三二极管的阳极作为负载接入端口。
5.根据权利要求4所述的高功率因数低谐波失真恒流电路,其特征在于,所述后级电路还包括:
输出负载,其第一端连接所述第二电感的第二端,其第二端连接所述第三二极管的阳极以及所述第四二极管的阳极,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
6.根据权利要求1所述的高功率因数低谐波失真恒流电路,其特征在于,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第一电感,其第一端连接所述第一二极管的阴极;
第二二极管,其阴极连接所述第一二极管的阴极或阳极;
第四二极管,其阳极连接所述第一电感的第二端;
所述母线电容,其第一端连接所述第四二极管的阴极,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端,其控制端接收外部的驱动信号;
峰值采样电阻,其第一端连接所述开关管的第二功率端,其第二端连接所述输入电容的第二端;
所述后级电路包括:
所述母线电容;
所述开关管;
所述峰值采样电阻;
所述第四二极管;
第三二极管,其阴极连接所述母线电容的第二端;
采样电阻,其第一端连接所述峰值采样电阻的第二端,其第二端连接所述第三二极管的阳极;
第二电感,其第一端连接所述开关管的第一功率端,所述第二电感的第二端以及所述第四二极管的阴极作为负载接入端口。
7.根据权利要求6所述的高功率因数低谐波失真恒流电路,其特征在于,所述后级电路还包括:
输出负载,其第一端连接所述第四二极管的阴极,其第二端连接所述第二电感的第二端,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
8.根据权利要求1所述的高功率因数低谐波失真恒流电路,其特征在于,所述前级电路包括:
输入电容,其第一端连接正输入端,其第二端连接负输入端;
第一二极管,其阳极连接所述输入电容的第一端;
第一电感,其第一端连接所述第一二极管的阴极;
第二二极管,其阴极连接所述第一二极管的阴极或阳极;
第四二极管,其阳极连接所述第一电感的第二端;
所述母线电容,其第一端连接所述第四二极管的阴极,其第二端连接所述第二二极管的阳极;
所述开关管,其第一功率端连接所述第一电感的第二端,其控制端接收外部的驱动信号,其第二功率端连接所述输入电容的第二端;
所述后级电路包括:
所述母线电容;
所述开关管;
所述第四二极管;
第三二极管,其阴极连接所述母线电容的第二端;
采样电阻,其第一端连接所述开关管的第二功率端,其第二端连接所述第三二极管的阳极;
第二电感,其第一端连接所述开关管的第一功率端,所述第二电感的第二端以及所述第四二极管的阴极作为负载接入端口。
9.根据权利要求8所述的高功率因数低谐波失真恒流电路,其特征在于,所述后级电路还包括:
输出负载,其第一端连接所述第四二极管的阴极,其第二端连接所述第二电感的第二端,所述输出负载为输出电容、负载或者输出电容与负载的并联中的任意一种。
10.根据权利要求2至9中任一项所述的高功率因数低谐波失真恒流电路,其特征在于,所述开关管为功率MOSFET晶体管,所述第一功率端为所述MOSFET晶体管的漏极,所述第二功率端为所述MOSFET晶体管的源极,所述控制端为所述MOSFET晶体管的栅极。
11.根据权利要求2至9中任一项所述的高功率因数低谐波失真恒流电路,其特征在于,所述开关管为功率三极管,所述第一功率端为所述功率三极管的集电极,所述第二功率端为所述功率三极管的发射极,所述控制端为所述功率三极管的基极。
12.根据权利要求2至9中任一项所述的高功率因数低谐波失真恒流电路,其特征在于,所述开关管为源极驱动组合开关器件,包括第一MOS晶体管和第二MOS晶体管,其中,所述第一功率端为所述第一MOS晶体管的漏极,所述第二功率端为所述第二MOS晶体管的源极,所述控制端为所述第二MOS晶体管的栅极,所述第一MOS晶体管的源极连接所述第二MOS晶体管的漏极,所述第一MOS晶体管的栅极接收预设的直流电压。
13.根据权利要求2至9中任一项所述的高功率因数低谐波失真恒流电路,其特征在于,还包括:整流器,对输入的交流电源信号整流,其正输出端连接所述正输入端,其负输出端连接所述负输入端。
14.一种高功率因数低谐波失真恒流装置,其特征在于,包括:
权利要求2至13中任一项所述的高功率因数低谐波失真恒流电路;
恒流控制驱动器,其电流采样端采样获得所述采样电阻的电流信息,所述恒流控制驱动器根据所述采样电阻的电流信息产生用于关断所述开关管的驱动信号以实现恒定输出电流。
15.根据权利要求14所述的高功率因数低谐波失真恒流装置,其特征在于,所述恒流控制驱动器的电流采样端连接所述采样电阻的第一端,所述采样电阻的第二端接地;或者,所述恒流控制驱动器的电流采样端连接所述采样电阻的第二端,所述采样电阻的第一端接地。
16.根据权利要求14所述的高功率因数低谐波失真恒流装置,其特征在于,所述恒流控制驱动器还具有过零检测端,该过零检测端获得所述第二电感的电流过零信息,所述恒流控制驱动器根据所述第二电感的电流过零信息产生用于导通所述开关管的驱动信号以实现输出空载保护。
17.根据权利要求16所述的高功率因数低谐波失真恒流装置,其特征在于,所述恒流控制驱动器的过零检测端经由电阻分压网络与所述第二电感的第二端相连,其中,所述电阻分压网络的输入端连接所述第二电感的第二端,所述电阻分压网络的输出端连接所述恒流控制驱动器的过零检测端。
18.根据权利要求16所述的高功率因数低谐波失真恒流装置,其特征在于,还包括:与所述第二电感耦合的辅助绕组,所述过零检测端连接该辅助绕组的第一端,该辅助绕组的第二端接地。
19.根据权利要求16所述的高功率因数低谐波失真恒流装置,其特征在于,还包括:与所述第二电感耦合的辅助绕组,所述过零检测端经由电阻分压网络与所述辅助电阻的第一端相连,所述辅助绕组的第二端接地,其中,所述电阻分压网络的输入端连接所述辅助绕组的第一端,所述电阻分压网络的输出端连接所述恒流控制驱动器的过零检测端。
20.根据权利要求14所述的高功率因数低谐波失真恒流装置,其特征在于,所述高功率因数低谐波失真恒流电路为权利要求4至7中任一项所述的电路,所述恒流控制驱动器还具有峰值电流限流端,该峰值电流限流端与所述峰值采样电阻的第一端相连以获得峰值电流信息,所述恒流控制驱动器根据所述电流信息和峰值电流信息产生所述驱动信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320804839.1U CN203590035U (zh) | 2013-12-09 | 2013-12-09 | 高功率因数低谐波失真恒流电路及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320804839.1U CN203590035U (zh) | 2013-12-09 | 2013-12-09 | 高功率因数低谐波失真恒流电路及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203590035U true CN203590035U (zh) | 2014-05-07 |
Family
ID=50587882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320804839.1U Withdrawn - After Issue CN203590035U (zh) | 2013-12-09 | 2013-12-09 | 高功率因数低谐波失真恒流电路及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203590035U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103683919A (zh) * | 2013-12-09 | 2014-03-26 | 杭州士兰微电子股份有限公司 | 高功率因数低谐波失真恒流电路及装置 |
CN106329906A (zh) * | 2016-09-18 | 2017-01-11 | 浙江芯迈电子科技有限公司 | 一种可实现功率因子自动校正的电压转换电路 |
-
2013
- 2013-12-09 CN CN201320804839.1U patent/CN203590035U/zh not_active Withdrawn - After Issue
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103683919A (zh) * | 2013-12-09 | 2014-03-26 | 杭州士兰微电子股份有限公司 | 高功率因数低谐波失真恒流电路及装置 |
CN103683919B (zh) * | 2013-12-09 | 2016-08-17 | 杭州士兰微电子股份有限公司 | 高功率因数低谐波失真恒流电路及装置 |
CN106329906A (zh) * | 2016-09-18 | 2017-01-11 | 浙江芯迈电子科技有限公司 | 一种可实现功率因子自动校正的电压转换电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103683919A (zh) | 高功率因数低谐波失真恒流电路及装置 | |
CN103219878B (zh) | 一种电容放电电路及功率变换器 | |
CN103066873B (zh) | 新型降压式无桥Cuk 功率因数校正PFC电路 | |
CN102299649B (zh) | 电源变换器 | |
CN202652059U (zh) | 功率因数校正控制电路及包含其的功率因数校正装置 | |
CN103269164B (zh) | 原边恒流控制的准单级高功率因数电路及装置 | |
CN104852567A (zh) | 一种软开关图腾柱无桥功率因素校正电路 | |
CN113489309B (zh) | 宽输出电压的无桥降压式功率因数校正变换器及控制方法 | |
CN102437728A (zh) | 一种利用削峰填谷消除工频纹波的功率因数校正变换方法及其装置 | |
CN103269162B (zh) | 一种准单级高功率因数恒流电路及装置 | |
CN103647448B (zh) | 集成降压-反激式高功率因数恒流电路及装置 | |
CN203617902U (zh) | 集成降压-反激式高功率因数恒流电路及装置 | |
CN113949269A (zh) | 无桥升降压式功率因数校正变换器及控制系统 | |
CN102684492B (zh) | 一种高功率因数变换器 | |
CN203027134U (zh) | 一种三态升压型功率因数校正电路 | |
CN103427619B (zh) | 可灵活升压的pfc控制电路及其控制方法 | |
CN203590035U (zh) | 高功率因数低谐波失真恒流电路及装置 | |
CN104753335A (zh) | 一种二次型Buck功率因数校正变换器 | |
CN211959064U (zh) | 一种新型非隔离Buck PFC变换器系统 | |
CN102647100B (zh) | 一种集成的Buck-flyback高功率因数变换器 | |
CN102710131A (zh) | 变换器及其驱动方法及包含该变换器的功率因数校正装置 | |
CN204578355U (zh) | 一种二次型Buck功率因数校正变换器 | |
CN204442168U (zh) | 一种基于无桥cuk隔离型三相功率因数校正变换器 | |
CN202713148U (zh) | 变换器及包含该变换器的功率因数校正装置 | |
CN203326879U (zh) | 一种准单级高功率因数恒流电路及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20140507 Effective date of abandoning: 20160817 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |