CN203587606U - 一种基于dsp正交编码的实时低速检测装置 - Google Patents

Abstract

一种基于DSP正交编码的实时低速检测装置。装置包括脉冲编码器、信号调理电路、正交编码模块和处理器；脉冲编码器输出Ao、Bo、Zo三组差分脉冲信号；脉冲编码器输出的脉冲信号Ao、Bo、Zo分别经过信号调理电路输入到正交编码模块三个输入端；正交编码模块四个输出端分别与处理器相连接。本实用新型具有的优点和积极效果是：由于采用上述技术方案，使转速计算更加快捷，同时整个计算方式采用中断与DSP内部计数器，不占用CPU时间。同时使用此转速方法，可以同时满足高速、低速、超低速的检测，可以完全替代之前的转速计算方法。而且，此方法具有对计算量的连续和实时性，可以进行函数的封装，便于进行软件的模块化处理。

Description

一种基于DSP正交编码的实时低速检测装置

技术领域

本实用新型属于信号检测技术领域，特别是涉及一种基于DSP正交编码的实时低速检测装置。

背景技术

在现有技术中，测速方法有两种，模拟电路硬件检测和数字电路计算测速。随着电子信息技术的发展，尤其是DSP数字处理芯片的产生，大大提高了速度检测的精度与范围。而数字电路测速，也有不同的方式，最初的方式是使用外围的模数转换芯片，将模数转换芯片检测到的模拟量转换为数字量，再将数字量通过总线传给CPU，再进行计算。现在，随着芯片技术的发展，一种芯片上会集成模数转换芯片，而且在芯片内部使用同一总线，使得检测速度更快，同时由于总线在芯片内部，也使得通信不会受到干扰。

对于数字芯片测量转速，CPU处理的方法也有下列几种：1、等时间位差法（M法）。2、等角度计数法（T法）。3、M／T法。

等时间位差法（M法），使用CPU的两次采样周期，将两次采样检测到的编码器位置计数进行做差，通过角度与时间计算出转速，但是此方法在低转速下，两次检测位置差距很小，再与相同时间的间隔做比，所以在低速的时候就会产生很大误差。

等角度计数法（T法），使用编码器产生的两次脉冲，触发CPU对于时间的计数，然后通过两次脉冲对于时间计数的比值计算出转速，但是在高转速下，两次脉冲的时间间隔会很小，所以高速的时候也会产生很大的误差。

M／T法是两种方法的结合，即在M法的一个周期后，同时再记录一次最后采样脉冲的时间间隔，然后相加，形成M/T法，即低速的时候，两次检测位置差距很小，位置计数值几乎为零，M法几乎为零，测速结果以T法为主。在高速的时候，两次脉冲时间很小，T法时间计数几乎为零，速度结果以M法为主。

但是无论是M法、T法还是M/T法，都必须要求有编码器脉冲，编码器脉冲必须出现两次才能进行计算提取转速，而且转速计算值在第二次脉冲出现瞬间由于0-1变化出现转速阶跃或者抖动，所以无法实现转速的快速提取。

当今大部分设备、仪器，在使用转速作为闭合控制的实时系统中，必须要求转速计算的实时快速，而这是现有算法无法满足的。

此外，对于大多数转速算法，只对转速信号进行单一的检测，无法对信号进行判断，所以产生了已经趋于稳定的速度系统缓慢漂移直至故障的情况。

发明内容

为了解决上述问题，本实用新型的目的在于提供一种基于DSP正交编码的实时低速检测装置。

为了达到上述目的，本实用新型提供的基于DSP正交编码的实时低速检测装置包括脉冲编码器、信号调理电路、正交编码模块和处理器；其中：脉冲编码器为测速传感器，由安装在电机转轴上的光电编码器或电磁编码器构成，输出Ao、Bo、Zo三组差分脉冲信号，其中脉冲Ao和脉冲Bo为相差90度相位的正交脉冲，脉冲Zo为归零脉冲；

信号调理电路为脉冲整形电路模块，脉冲编码器输出的三路脉冲信号Ao、Bo、Zo分别经过信号调理电路输入到正交编码模块的三个输入端；

正交编码模块为脉冲转换电路，其三个输入端分别接收脉冲A、脉冲B和脉冲Z1三路输入信号，四个输出端分别输出倍频脉冲AB、方向信号R、归零信号Z和中断信号E，正交编码模块的四个输出端分别与处理器相连接。

所述的处理器为算法处理器，由DSP数字处理器构成。

所述的正交编码模块能够集成在处理器的DSP数字处理器内部。

所述的正交编码模块的四个输出信号与处理器通过内部总线相连接。

本实用新型采用的技术方案是：首先，光电编码器实测的转速输出ABZ电脉冲，然后通过信号调理及电平转换输入到DSP正交编码（QEP）模块，最后将QEP模块输出的信号送进DSP的CPU处理器中进行计算。针对于QEP模块输出的信号，进行配置、中断及倍频计数，达到满足实时与快速的转速计算。

本实用新型使用QEP倍频脉冲，两个脉冲之间使用周期计数，多脉冲采用捕获计数，同时脉冲触发时间基准计数，以时间基准计数及周期计数预估下个脉冲到来时间，CPU调用转速计算函数时刻，时间基准计数一直累积增加，形成对转速计算的连续量，达到实时转速、超低转速的计算目的。

除了计算转速功能外，本实用新型也根据ABZ脉冲的相互关系，增加了对于转速故障的故障检测与判断。当检测与计算算法完成后，进入故障判断，ABZ脉冲信号出现异常后，能自发地进行故障报警。

本实用新型具有的优点和积极效果是：由于采用上述技术方案，使转速计算更加快捷，同时整个计算方式采用中断与DSP内部计数器，不占用CPU时间。同时使用此转速方法，可以同时满足高速、低速、超低速的检测，可以完全替代之前的转速计算方法。而且，此方法具有对计算量的连续和实时性，可以进行函数的封装，便于进行软件的模块化处理。

附图说明

图1为本实用新型提供的基于DSP正交编码的实时低速检测装置的结构示意图。

图2为本实用新型提供的基于DSP正交编码的实时低速检测方法的信号处理时序图。

图3为本实用新型提供的基于DSP正交编码的实时低速检测方法中测速流程示意图。

图4为本实用新型提供的基于DSP正交编码的实时低速检测方法中故障判断流程示意图。

具体实施方式

下面结合附图进一步说明本实用新型。

如图1所示，本实用新型提供的基于DSP正交编码的实时低速检测装置包括：脉冲编码器1、信号调理电路2、正交编码模块3和处理器4；其中：脉冲编码器1为测速传感器，由安装在电机转轴上的光电编码器或电磁编码器构成，输出Ao、Bo、Zo三组差分脉冲信号，其中脉冲Ao和脉冲Bo为相差90度相位的正交脉冲，脉冲Zo为归零脉冲，即编码器旋转一周输出一个脉冲Zo；

信号调理电路2为脉冲整形电路模块，由于编码器信号产生后不能直接被数字处理器使用，所以需要将三路信号进行滤波、降幅，若进行长距离传输，还需要进行光电隔离信号避免信号干扰，这需要信号调理电路进行处理；脉冲编码器1输出的三路脉冲信号Ao、Bo、Zo分别经过信号调理电路2输入到正交编码模块3的三个输入端；

正交编码模块3为脉冲转换电路，其三个输入端分别接收脉冲A、脉冲B和脉冲Z1三路输入信号，四个输出端分别输出倍频脉冲AB、方向信号R、归零信号Z和中断信号E，正交编码模块3的四个输出端分别与处理器4相连接；经过整形后的脉冲A、脉冲B和脉冲Z1三路信号进入正交编码模块3后，其内部的DSP数字处理器对三路信号进行编码，由于脉冲A和脉冲B互为90°正交，通过检测脉冲A或脉冲B的上升沿先后就可得出电机旋转方向信号R，因为脉冲信号正交，即脉冲A上升沿后为脉冲B上升沿，脉冲B上升沿后为脉冲A下降沿，所以对脉冲A和脉冲B所有上升下降沿进行检测计数，即可将脉冲A或脉冲B信号进行4倍频，形成倍频脉冲AB；同时，DSP数字处理器依据脉冲Z1产生的编码器归零事件对于倍频脉冲AB进行数据纠正，并同时将脉冲Z1作为归零信号Z送至输出端；正交编码模块中断信号E，即当脉冲到来时的输出信号，当倍频脉冲AB、方向信号R和归零信号Z三个输出端任意一端出现脉冲时，则中断信号E输出脉冲。

处理器4为算法处理器，由DSP数字处理器构成，用于实时计算转速值，本实用新型所述的测试方法之中的全部算法都是在处理器4的内部进行的，处理器4工作时需要外接时钟信号CLK；

所述的正交编码模块3能够集成在处理器4的DSP数字处理器内部。

所述的正交编码模块3的四个输出信号与处理器4通过内部总线相连接。

图2示出了测速过程中相关信号的时序示意图，图3示出了本测速方法的流程图；如图2、图3所示，本实用新型提供的基于DSP正交编码的实时低速检测装置所采用的测速方法的主要处理过程如下：

首先对倍频脉冲AB进行捕获处理，即倍频脉冲AB出现一个，对倍频计数器的值加1（如图2倍频计数）；在每次倍频脉冲AB的上升沿，触发时间基准计数器开始计数，并在下一次倍频脉冲AB的上升沿，记录时间基准计数器的当前值为2个倍频脉冲AB之间的周期值并清零时间基准计数器（如图2时基计数）；

同时本方法采用定时调用的方式执行测速流程，如果测速流程被调用时刻，倍频脉冲AB的倍频计数值没有变化，则记录当前时间基准计数器的当前值，作为最近一次倍频计数后的间隔时间，即在流程执行的非常短的时间内，一次倍频脉冲出现到下次出现之前，默认转速未发生变化，时间基准计数器的当前值可以用作将此段时间内的速度用时间等分；如果2个脉冲之间周期值变化过大，即此次周期值与上一次周期值比较大于平均值的5%，说明偏差过大，则使用平均值作为此次的周期值，即连续记录上三个调用的周期值，并计算出所得出三个周期值的算术平均值。

测速流程记录相邻两次被调用时的倍频计数值、脉冲周期值、当前时基计数值，然后分别对倍频计数值做差、时基计数值做差，时基计数值对脉冲周期值做比，得到小于1的AB倍频脉冲。

其中N_AB为倍频脉冲计数器的当前值，

为上一次值。T_n为时基计数当前值，

为上一次值，T_PRD为最近两次完整倍频脉冲AB的周期值，

即代表

时间内转速旋转倍频脉冲AB周期的几分之几，且由于时基长短不同

有正有负。

两个差值做和，得到倍频脉冲差（已经精确到小数），使用倍频脉冲差值除以流程调用时间T_n即可得到转速n_转速。

因转速无法突变，即脉冲周期值T_PRD无法突变，所以滤除干扰后使用时基预估倍频脉冲AB到来时间可以精确地计算出转速，即认为此次倍频脉冲AB到来时间到下一次倍频脉冲AB到来时间为时基计数器的周期值。同时如图2流程调用时刻箭头指示，可以实时地进行调用计算。假设在低速情况，如公式(1)所示，假设上一次流程调用在图2低速第一箭头时刻，而第二次调用在第二箭头时刻，则

大于零为正数，通过公式(1)，

为零，则通过小于1的AB倍频计数值计算出当前转速。

假设在高速情况，倍频计数值差值

很大，导致T_PRD最近两次完整倍频脉冲AB的周期值很小，

会更小，小于1的AB倍频计数值可以忽略不计（并未直接舍掉），通过公式(1)计算当前转速。

检测与计算完毕后，使用脉冲Z引发Z事件对倍频计数器进行清零，则脉冲Z与倍频脉冲AB会有严格的比例关系，例如2048编码器，倍频脉冲AB与Z事件为严格的8192倍，因倍频计数器检测脉冲A和脉冲B的上升沿与下降沿，即脉冲A有一个上升沿一个下降沿，脉冲B同样具有，所以当Z事件被触发时，倍频计数器的计数值应该是2048的4倍即8192；固首先判断倍频计数值是否大于8192，如果是则证明倍频脉冲AB过多或者脉冲Z丢失无法清零倍频计数器，从而设置倍频脉冲AB过多、脉冲Z丢失故障标志；如果倍频脉冲计数值为小于8192，则判断脉冲Z是否出现，如果脉冲Z出现过则说明倍频脉冲AB过少，因脉冲Z出现时刻倍频脉冲计算值应严格为8192，小于8192说明倍频脉冲AB出现丢失，或者脉冲Z过多，即脉冲Z频繁对倍频计数器清零，同样设置倍频脉冲AB丢失、脉冲Z过多故障标志；如果倍频脉冲计数值为8192，说明倍频脉冲AB与脉冲Z之间的关系正确，即无故障；则清除AB脉冲和Z脉冲的故障标志；故障检测流程至此结束。

本实用新型提供的基于DSP正交编码的实时低速检测方法包括测速流程和故障判断流程；图3为本测试方法的测速流程示意图，本装置采用定时调用方法执行本测速流程；如图3所示，所述的测速流程包括按顺序执行的下列步骤：

步骤一、判断倍频脉冲AB到来标志是否置位的S101阶段：首先根据倍频脉冲AB标志位是否置位，判断倍频脉冲AB是否出现过跳变；如果判断结果为“是”，说明倍频脉冲AB出现过跳变，则进入下一步；否则，认为没有连接编码器，不执行任何操作，退出流程；

步骤二、判断是否捕获到倍频脉冲AB的S102阶段：首先根据捕获口寄存器标志位判断是否捕获到倍频脉冲AB，如果判断结果为“是”，则进入下一步；否则转跳至S112阶段的入口处，下一步执行S112阶段；

步骤三、读取当前倍频计数器值的S103阶段：读取并保存倍频脉冲计数值N_AB；

步骤四、判断倍频脉冲AB捕获时间是否溢出的S104阶段：判断两个相邻倍频脉冲AB的周期是否溢出，即判断倍频脉冲AB捕获时间间隔是否溢出，如果判断结果为“是”，则转跳至S113阶段的入口处，下一步执行S113阶段；否则进入下一步；

步骤五、保存当前捕获周期及当前时基的S105阶段：保存时基计数值为周期值T_PRD与当前时基值T_n；

步骤六、此次时基减去上次的S106阶段：用此次时基值T_n减去上次时基值

，得到时基差

；

步骤七、保存时基差，这次时基赋值上次的S107阶段：保存时基差，这次时基赋值上次

，保存此次时基值为下一次调用准备旧值；

步骤八、判断旋转方向是否为反转的S108阶段：根据信号R判断旋转方向是否为反转，如果判断结果为“是”，则进入下一步，否则转跳至S114阶段的入口处，下一步执行S114阶段；

步骤九、反转判断，此次倍频脉冲计数与上次倍频脉冲计数做差的S109阶段：确认为反转后，将此次倍频脉冲计数值N_AB与上次倍频脉冲计数值

做差，得到倍频计数值差

（由于反转采用减计数，倍频计数值差值为负，本例采用为差值绝对值）；

步骤十、求出倍频脉冲差，此次倍频脉冲赋值上次的S110阶段：这次倍频计数值赋值上次，保存此次倍频计数值为下一次调用准备旧值

。

步骤十一、时基差除周期计算出小于1个脉冲的预估角度，根据倍频脉冲计数差、时间角度计算两次调用角度差值求出速度的S111阶段：按照公式（1）示出的转速计算公式求转速，然后转入故障判断流程，至此测速流程结束；

步骤十二、令倍频脉冲计数值为零的S112阶段：没有捕获倍频脉冲AB，令倍频脉冲计数值为0；然后转跳至S104阶段的入口处，下一步执行S104阶段；

步骤十三、倍频脉冲AB周期值赋最大值的S113阶段：倍频脉冲AB周期溢出后，赋最大值给周期，然后转跳至S106阶段的入口处，下一步执行S106阶段；

步骤十四、正转判断，此次倍频脉冲计数与上次倍频脉冲计数做差的S114阶段：确认为正转后，计算倍频计数值差（由于在正转时采用增量计数，得到的倍频计数值差值为正值），然后转跳至S110阶段的入口处，下一步执行S110阶段；

图4为本测试方法中故障判断流程的控制流程图，如图4所示，所述的故障判断流程包括按顺序执行的下列步骤：

步骤一、判断倍频计数值是否<4倍频数值的S201阶段：首先判断倍频计算值是否小于4倍的编码器脉冲标准值，如果判断结果为“是”，则进入下一步S202阶段；否则转跳至S205阶段的入口处，下一步执行S205阶段；

步骤二、判断Z事件是否触发标志的S202阶段：根据正交编码模块Z事件标志位判断Z脉冲事件是否到来；如果判断结果为“是”，则进入下一步S203阶段；否则转跳至S204阶段的入口处，下一步执行S204阶段；

步骤三、Z干扰变量加1的S203阶段：Z干扰变量加1，即如果S202阶段满足是，则说明Z事件频繁对倍频计数器清零，Z事件有干扰；

步骤四、判断Z>10的S204阶段：判断Z干扰变量是否大于10，如果判断结果为“是”，则转跳至S210阶段的入口处，下一步执行S210阶段，否则进入下一步S205阶段；

步骤五、判断倍频计数值是否>4倍频数值的S205阶段：判断倍频计数值是否大于4倍的编码器脉冲标准值，如果判断结果为“是”，则进入下一步S206阶段；否则说明此次故障判断的结果为无故障，故障判断流程至此结束；

步骤六、判断Z事件是否触发标志的S206阶段：根据正交编码模块Z事件标志位判断Z脉冲信号所引发的Z事件是否到来，如果判断结果为“是”，则进入下一步S207阶段；否则转跳至S208阶段的入口处，下一步执行S208阶段；

步骤七、AB干扰变量加1的S207阶段：AB干扰变量加1，即如果S206阶段满足是，则说明AB脉冲频繁到来；

步骤八、判断AB>10的S208阶段：判断AB干扰变量是否大于10，如果判断结果为“是”，则转跳至S211阶段的入口处，下一步执行S211阶段，否则进入下一步S209阶段；

步骤九、判断倍频计数值是否>4倍频数值10倍的S209阶段：判断倍频计数值是否大于4倍编码器脉冲标准值的10倍，如果判断结果为“是”，说明Z事件开始丢失无法对倍频计数值清零，则转跳至S212阶段的入口处，下一步执行S212阶段；否则故障判断流程至此结束；

步骤十、Z干扰报警的S210阶段：Z干扰变量大于10，Z脉冲干扰报警位置位，故障判断流程至此结束；

步骤十一、AB干扰报警的S211阶段：AB干扰变量大于10，倍频脉冲AB干扰报警位置位，故障判断流程至此结束；

步骤十二、Z缺失报警的S212阶段：置位Z缺失报警位，故障判断流程至此结束。

Claims (4)

1.一种基于DSP正交编码的实时低速检测装置，其特征在于：其包括脉冲编码器（1）、信号调理电路（2）、正交编码模块（3）和处理器（4）；其中：脉冲编码器（1）为测速传感器，由安装在电机转轴上的光电编码器或电磁编码器构成，输出Ao、Bo、Zo三组差分脉冲信号，其中脉冲Ao和脉冲Bo为相差90度相位的正交脉冲，脉冲Zo为归零脉冲；

信号调理电路（2）为脉冲整形电路模块，脉冲编码器（1）输出的三路脉冲信号Ao、Bo、Zo分别经过信号调理电路（2）输入到正交编码模块（3）的三个输入端；

正交编码模块（3）为脉冲转换电路，其三个输入端分别接收脉冲A、脉冲B和脉冲Z1三路输入信号，四个输出端分别输出倍频脉冲AB、方向信号R、归零信号Z和中断信号E，正交编码模块（3）的四个输出端分别与处理器（4）相连接。

2.根据权利要求1所述的基于DSP正交编码的实时低速检测装置，其特征在于：所述的处理器（4）为算法处理器，由DSP数字处理器构成。

3.根据权利要求1所述的基于DSP正交编码的实时低速检测装置，其特征在于：所述的正交编码模块（3）能够集成在处理器（4）的DSP数字处理器内部。

4.根据权利要求1所述的基于DSP正交编码的实时低速检测装置，其特征在于：所述的正交编码模块（3）的四个输出信号与处理器（4）通过内部总线相连接。

Images