CN203554286U - 一种超低压启动的低功耗升压式dc-dc转换器 - Google Patents

Abstract

本实用新型公开一种超低压启动的低功耗升压式DC-DC转换器，其特征在于，控制芯片100内部固定连接设置内部电源选择101、内部基准与偏置102、PMOS功率管(high-side)103、NMOS功率管(low-side)104、电感电流侦测电阻105、前沿消隐单元106、逐周期过流保护比较器107、PWM(脉宽调制)比较器108、控制逻辑与驱动109、振荡器110、超低压振荡器111、待机信号处理112、空载侦测比较器113、误差放大器114、输出电压反馈分压电阻115、输出电压反馈分压电阻116、控制开关118和使能117。本实用新型特别适合用于手机后备电源、移动电源的升压应用。

Description

一种超低压启动的低功耗升压式DC-DC转换器

技术领域

本实用新型涉及一种超低压启动的低功耗升压式DC-DC转换器。 

背景技术

升压式DC-DC转换器广泛应用于电子设备中。近年来随着智能手机的兴起，其配套的移动电源越来越受欢迎，而升压式DC-DC转换器作为移动电源的主要组成部分，为了降低对移动电源自身电池的要求，人们希望移动电源所配置的DC-DC升压转换器的输入电压范围越宽越好，可正常使用的电池电压越低越好，且要求DC-DC升压转换器工作电流、待机电流越低越好，以利于提高电池能量的利用率和延长待机时间。但目前市场上常见的升压式DC-DC转换器很难同时满足以上要求。 

发明内容

为解决上述现有的缺点，本实用新型的主要目的在于提供一种实用的超低压启动的低功耗升压式DC-DC转换器，能够在超低输入电压下启动的低功耗升压式DC-DC转换器，该DC-DC升压转换器能够 在单节电池(1.2V)供电的条件下启动并正常工作，工作电流低于100uA，且有自动待机功能，当输出端没有负载时，自动进入待机，待机时平均电流低于1uA，特别适合用于手机后备电源、移动电源的升压应用。 

为达成以上所述的目的，本实用新型的一种超低压启动的低功耗升压式DC-DC转换器采取如下技术方案： 

一种超低压启动的低功耗升压式DC-DC转换器，其特征在于，控制芯片内部固定连接设置内部电源选择、内部基准与偏置、PMOS功率管high-side、NMOS功率管low-side、电感电流侦测电阻、前沿消隐单元、逐周期过流保护比较器、PWM脉宽调制比较器、控制逻辑与驱动、振荡器、超低压振荡器、待机信号处理、空载侦测比较器、误差放大器、输出电压反馈分压电阻、输出电压反馈分压电阻、控制开关和使能，内部电源选择电路通过Vout分别与PMOS功率管high-side的漏端，控制开关的源端相连，并通过SW与PMOS功率管high-side的漏端，NMOS功率管low-side的漏端相连，通过Vdd与内部各个电路模块的电源端相连；内部基准与偏置通过PG端与超低压振荡器和振荡器相连，并分别通过ref1，ref2以及ref3与误差放大器，逐周期过流保护比较器和空载侦测比较器相连；PMOS功率管high-side为PMOS管，源端通过Vout与内部固定连接设置内部电源选择，控制开关相连，漏端通过SW与内部固定连接设置内部电源选择，NMOS功率管low-side相连，栅端通过PDR与控制逻辑与驱动相连；NMOS功率管low-side为NMOS管，源端通过CS与电感电 流侦测电阻和前沿消隐单元相连，漏端通过SW与PMOS功率管high-side和内部固定连接设置内部电源选择相连；电感电流侦测电阻一端与NMOS功率管low-side源端以及前沿消隐单元相连，一端与GND相连；前沿消隐单元一端与NMOS功率管low-side的源端以及电感电流侦测电阻正端相连，另一端与逐周期过流保护比较器的正端相连，第三端与PWM脉宽调制比较器的负端以及振荡器相连；逐周期过流保护比较器负端通过ref2与内部基准与偏置相连，正端与前沿消隐单元相连，输出通过OCP与控制逻辑与驱动相连；PWM脉宽调制比较器正端通过comp与误差放大器输出和空载侦测比较器的负端相连，负端与前沿消隐单元以及振荡器相连，输出通过PWM与控制逻辑与驱动相连；控制逻辑与驱动分别于逐周期过流保护比较器、PWM脉宽调制比较器、振荡器、待机信号处理、超低压振荡器的输出相连，并分别通过PDR和NDR与PMOS功率管high-side和NMOS功率管low-side的栅端相连；振荡器与前沿消隐单元和PWM脉宽调制比较器的负端相连，通过CLK与控制逻辑与驱动相连，通过PG与内部基准与偏置和超低压振荡器相连；超低压振荡器通过Enable与使能相连，通过PG分别与内部基准与偏置，振荡器相连，通过CLK1分别与控制逻辑与驱动，待机信号处理相连，通过noload分别与待机信号处理、空载侦测比较器相连；待机信号处理通过OFF与控制逻辑与驱动相连，并通过noload与超低压振荡器和空载侦测比较器相连，通过CLK1分别与控制逻辑与驱动、超低压振荡器相连；空载侦测比较器正端通过ref3与内部基准与偏置相连，负端通过 comp与误差放大器，PWM脉宽调制比较器相连，输出通过noload与超低压振荡器和待机信号处理相连；误差放大器正端通过ref1与内部基准与偏置相连，负端通过FB分别与输出电压反馈分压电阻和输出电压反馈分压电阻相连；输出通过comp与空载侦测比较器和PWM脉宽调制比较器相连；输出电压反馈分压电阻正端与控制开关相连，负端通过FB与误差放大器的负端以及输出电压反馈分压电阻相连；输出电压反馈分压电阻的正端通过FB与误差放大器相连，负端与GND相连；使能输入端与EN相连，输出通过Enable与内部各模块的使能端相连；控制开关为PMOS源端通过Vout与PMOS功率管high-side以及振荡器相连，漏端与输出电压反馈分压电阻相连，栅端通过noload与超低压振荡器、待机信号处理、空载侦测比较器相连。 

所述控制芯片有四个引脚，分别为开关引脚SW、使能引脚EN、输出引脚Vout和GND引脚。 

采用如上技术方案的本实用新型，具有如下有益效果： 

能够在超低输入电压下启动的低功耗升压式DC-DC转换器，该DC-DC升压转换器能够在单节电池(1.2V)供电的条件下启动并正常工作，工作电流低于100uA，且有自动待机功能，当输出端没有负载时，自动进入待机，待机时平均电流低于1uA，特别适合用于手机后备电源、移动电源的升压应用。 

附图说明

图1为本实用新型的内部结构图。 

图2为本实用新型的超低压振荡器的内部电路图。 

图3为本实用新型的超低压振荡器的各结点波形图。 

图4为本实用新型的待机信号处理装置的波形示意图。 

具体实施方式

下面将通过实施例对本实用新型做进一步描述，这些实施例的描述并不是对本实用新型的内容做限定。本领域的技术人员应理解，对本实用新型内容所作的等同替换，或相应的改进，仍属于本实用新型的保护范围之内。 

如图1所示，本实用新型的一种超低压启动的低功耗升压式DC-DC转换器，其中控制芯片100有四个引脚，分别为开关引脚SW，通过电感连接输入电压；使能引脚EN，用于通过外部输入高/低电平决定芯片1是否开启；输出引脚Vout，用于输出固定(比如5V)的输出电压；GND引脚，作为整个芯片的参考地。控制芯片100内部固定连接设置内部电源选择101、内部基准与偏置102、PMOS功率管(high-side)103、NMOS功率管(10w-side)104、电感电流侦测电阻105、前沿消隐单元106、逐周期过流保护比较器107、PWM(脉宽调制)比较器108、控制逻辑与驱动109、振荡器110、超低压振荡器111、待机信号处理112、空载侦测比较器113、误差放大器114、输出电压反馈分压电阻115、输出电压反馈分压电阻116、控制开关118和使能117。内部电源选择电路101通过Vout分别与PMOS功率管high-side103的漏端，控制开关118的源端相连，并通过SW与PMOS 功率管high-side103的漏端，NMOS功率管low-side104的漏端相连，通过Vdd与内部各个电路模块的电源端相连；内部基准与偏置102通过PG端与超低压振荡器111和振荡器110相连，并分别通过ref1，ref2以及ref3与误差放大器114，逐周期过流保护比较器107和空载侦测比较器113相连；PMOS功率管high-side103为PMOS管，源端通过Vout与内部固定连接设置内部电源选择101，控制开关118相连，漏端通过SW与内部固定连接设置内部电源选择101，NMOS功率管low-side104相连，栅端通过PDR与控制逻辑与驱动109相连；NMOS功率管low-side104为NMOS管，源端通过CS与电感电流侦测电阻105和前沿消隐单元106相连，漏端通过SW与PMOS功率管high-side103和内部固定连接设置内部电源选择101相连；电感电流侦测电阻105一端与NMOS功率管1ow-side104源端以及前沿消隐单元106相连，一端与GND相连；前沿消隐单元106一端与NMOS功率管low-side104的源端以及电感电流侦测电阻105正端相连，另一端与逐周期过流保护比较器107的正端相连，第三端与PWM脉宽调制比较器108的负端以及振荡器110相连；逐周期过流保护比较器107负端通过ref2与内部基准与偏置102相连，正端与前沿消隐单元106相连，输出通过OCP与控制逻辑与驱动109相连；PWM脉宽调制比较器108正端通过comp与误差放大器114输出和空载侦测比较器113的负端相连，负端与前沿消隐单元106以及振荡器110相连，输出通过PWM与控制逻辑与驱动109相连；控制逻辑与驱动109分别于逐周期过流保护比较器107、PWM脉宽调制比较器108、振荡器 110、待机信号处理112、超低压振荡器111的输出相连，并分别通过PDR和NDR与PMOS功率管high-side103和NMOS功率管low-side104的栅端相连；振荡器110与前沿消隐单元106和PWM脉宽调制比较器108的负端相连，通过CLK与控制逻辑与驱动109相连，通过PG与内部基准与偏置102和超低压振荡器111相连；超低压振荡器111通过Enable与使能117相连，通过PG分别与内部基准与偏置102，振荡器110相连，通过CLK1分别与控制逻辑与驱动109，待机信号处理112相连，通过noload分别与待机信号处理112、空载侦测比较器113相连；待机信号处理112通过OFF与控制逻辑与驱动109相连，并通过noload与超低压振荡器111和空载侦测比较器113相连，通过CLK1分别与控制逻辑与驱动109、超低压振荡器111相连；空载侦测比较器113正端通过ref3与内部基准与偏置102相连，负端通过comp与误差放大器114，PWM脉宽调制比较器108相连，输出通过noload与超低压振荡器111和待机信号处理112相连；误差放大器114正端通过ref1与内部基准与偏置102相连，负端通过FB分别与输出电压反馈分压电阻115和输出电压反馈分压电阻116相连；输出通过comp与空载侦测比较器113和PWM脉宽调制比较器108相连；输出电压反馈分压电阻115正端与控制开关118相连，负端通过FB与误差放大器114的负端以及输出电压反馈分压电阻116相连；输出电压反馈分压电阻116的正端通过FB与误差放大器114相连，负端与GND相连；使能117输入端与EN相连，输出通过Enable与内部各模块的使能端相连；控制开关118为PMOS源端通过Vout 与PMOS功率管high-side103以及振荡器110相连，漏端与输出电压反馈分压电阻115相连，栅端通过noload与超低压振荡器111、待机信号处理112、空载侦测比较器113相连。 

内部电源选择101用于产生内建电源，给芯片内部各个装置供电，它通过内部比较器对SW电压和Vout电压进行比较，哪个电压比较高，就选择该电压作为内部电源，因此在芯片没启动前SW电压等于输入电压Vim，而Vout电压由SW通过PMOS功率管103的体二极管提供，因此Vout电压比SW电压低，所以此时芯片的内部供电电源为SW；当升压DC-DC芯片启动后，输出电压开始慢慢升高，最终高于SW电压，因此，芯片内部电源切换成输出电压Vout提供。内部基准与偏置102用于产生基准参考电压ref1、ref2、ref3等，以及各装置正常工作时所需要的偏置电流，同时还产生基准建立OK的信号PG，当电源电压升高到一定程度后，内部基准与偏置102才能正常工作，此时PG由低电平翻转为高电平，代表芯片电源已经足够高，能使内部各装置正常工作，PG翻转以后芯片内部大部分模拟电路才开始正常工作。作为low-side的NMOS功率管104导通时，SW通过电感电流侦测电阻105被接地，电感两端压差ΔV接近输出电压Vin，电感电流开始上升，当电感电流上升到逐周期过流保护阈值或者NMOS功率管104导通时间达到由PWM比较器108决定的占空比时，开关NMOS功率管104关断，作为high-side的PMOS功率管103导通，给电感续流，电感电流从Vim流入Vout，给输出端提供能量。电感电流侦测电阻105用于侦测low-side NMOS功率管104导通 时电感的实时电流，经过前沿消隐106滤除各种可能的干扰后输入到PWM比较器108，与误差放大器114输出信号comp相比较来决定开关NMOS功率管104的导通占空比，从而参与环路控制，另外为了保证系统的安全，CS信号还被送到逐周期过流保护比较器107，与内部参考电压ref2进行比较，一但电感电流达到过流保护阈值，开关NMOS功率管104立即关断。输出电压反馈分压电阻115和输出电压反馈分压电阻116组成反馈网络，将输出电压反馈给误差放大器114，并与内部参考电压ref1相比较，当输出电压较低时，反馈电压FB小于ref1，则误差放大器114的输出comp电压升高，NMOS功率管104导通占空比增大，每个周期向输出端传送的能量增加，输出电压慢慢升高，并最终稳定在设定值。此外，当输出负载减小时，comp电压也会降低以使开关NMOS功率管104的导通占空比减小，当负载降低到一定程度，说明升压的负载(手机或其它电子设备)充电已经充满了，则comp降低到小于内部参考电压ref3时，空载侦测比较器113的输出信号noload由低电平翻转为高电平，并输入到待机信号处理112，待机信号处理112经过短暂延时后会输出待机关闭信号OFF，OFF信号输入到各个装置，它会将除了超低压振荡器111以外的装置全部关闭，同时将反馈网络也切断，以降低功耗，关闭时间为Toff(约几秒)在这段时间内芯片内部只有超低压振荡器111和待机信号处理112在工作，芯片的工作电流低于1uA；Toff时间过后，OFF信号翻转为低电平，芯片内部各模块又开始正常工作，输出电压在1ms之内即可建立，并再次侦测输出负载，如果输出仍然空载，则在开启 1ms后，noload信号再次翻转，OFF信号随之翻转为高电平，内部电源选择101再次关闭Toff，也就是说在输出空载时，芯片每隔几秒钟会开启1ms(如图4所示)，这样整个空载时的平均开启时间只有几千分之一，系统消耗的电流也会小于1uA，从而保证极低的待机功耗，特别有利于提高移动电源的利用效率和使用时间。当输入电压Vin很低时(低于2V)，一般的芯片内部的模拟电路单元，特别是内部基准电路和各路偏置电流是无法正常工作的，因此一般的芯片是无法启动的。超低压振荡器111用于在输入电压Vin非常低(比如由单节1.5V电池供电，电池电压可能低至1.2V)时，产生时钟信号用于PMOS功率管103和NMOS功率管104，使芯片在超低输入电压下也能启动，芯片启动后就会开始向输出端Vout提供能量，使得输出电压上升，然后通过内部电源选择101的作用，转由Vout给内部各模块供电，当Vout升高到一定程度，内部各模拟电路单元能正常工作了，PG信号翻转为高电平，此时超低压振荡器111停止工作，振荡器110开始为芯片提供精准的时钟信号参与控制开关管。当芯片侦测到空载，进入待机时，内部模块都停止工作，超低压振荡器又开始工作，为待机信号处理单元提供时钟，以用于计时Toff时长。振荡器110除了输出时钟信号CLK外，还会输出一锯齿波信号，用于叠加在电感电流信号上，作为斜坡补偿，以便当NMOS功率管104导通占空比大于50％时，保证系统的稳定性。使能单元用于根据外部使能引脚输入的信号EN来决定芯片是否开启，其产生的内部使能信号Enable输入到各个模块，控制内部所有单元的工作状态，当EN为高电平时，芯片开始 工作，当EN为低电平时，芯片不工作，消耗电流为零。控制逻辑与驱动单元109用于根据各输入信号来控制开关PMOS功率管103和NMOS功率管104的通断。 

如图2和图3所示，只要输入电压Vim高于普通CMOS工艺器件的开启阈值(Vth约0.7V)，就能开始工作，产生时钟信号。它由五个重复的单元130首尾相接，以及控制逻辑150组成。其中重复单元130由电阻131、132，电容133和NMOS开关管134组成；其中电阻133的一端连接电阻132的一端同时连接第五个重复单元的开关管的漏端，电阻131的另一端接内部电源vdd，电阻132的另一端连接电容133的上极板和开关管134的栅极，电容133的下极板接地，开关管134的漏端连接第二个单元的两个电阻中间节点，开关管134的源端连接控制逻辑中开关管156的漏端，所用重复单元依次级联组成环形振荡器；控制逻辑150由反相器151、153，与门152、155，与非门154，PMOS开关管157和NMOS开关管156组成，其中反相器151的输入端连接重复单元130中的节点201，151的输出端连接与门152的一个输入端，152的另一个输入连接第四个重复单元的节点204，152的输出端即为超低压时钟信号CLK1，反相器153的输入端连接noload信号，输入端连接与非门154的一个输入端，154的另一个输入端连接PG信号，154的输出端连接与门155的一个输入端，155的另一个输入端连接Enable信号，155的输出端连接开关管157和156的栅极，PMOS开关管157的源极接内部电源vdd，157的漏极连接第一个重复单元的电阻中间结点211，NMOS开关管156的漏 极连接所有重复单元的NMOS开关管134的源极，156的源极接地。当使能信号Enable为高电平时，芯片要开始工作，此时如果输入电压较低，内部电源vdd不够高，即PG为低电平时或者芯片处于空载待机关闭状态即noload为高电平时，环形振荡器开始工作，其各主要结点波形如图3所示。超低压时钟信号CLK1直接驱动PMOS功率管103和NMOS功率管104，开关NMOS功率管104以固定的80％占空比导通，使得输出电压Vout逐渐升高，此时，环路还没工作，不起作用。当使能信号为低电平，或者Vout升高到一定程度，内部电源高到能使各个模块正常工作，即PG为高电平且系统处于于非待机状态即noload为低电平时，超低压振荡器111停止工作，时钟由振荡器110提供，环路开始起作用控制输出电压。 

Claims (2)

1.一种超低压启动的低功耗升压式DC-DC转换器，其特征在于，控制芯片(100)内部固定连接设置内部电源选择(101)、内部基准与偏置(102)、PMOS功率管high-side(103)、NMOS功率管low-side(104)、电感电流侦测电阻(105)、前沿消隐单元(106)、逐周期过流保护比较器(107)、PWM脉宽调制比较器(108)、控制逻辑与驱动(109)、振荡器(110)、超低压振荡器(111)、待机信号处理(112)、空载侦测比较器(113)、误差放大器(114)、输出电压反馈分压电阻(115)、输出电压反馈分压电阻(116)、控制开关(118)和使能(117)，内部电源选择电路(101)分别与PMOS功率管high-side(103)的漏端，控制开关(118)的源端相连，并与PMOS功率管high-side(103)的漏端，NMOS功率管low-side(104)的漏端相连，通过Vdd与内部各个电路模块的电源端相连；内部基准与偏置(102)通过PG端与超低压振荡器(111)和振荡器(110)相连，并分别通过ref1，ref2以及ref3与误差放大器(114)，逐周期过流保护比较器(107)和空载侦测比较器(113)相连；PMOS功率管high-side(103)为PMOS管，源端与内部固定连接设置内部电源选择(101)，控制开关(118)相连，漏端与内部固定连接设置内部电源选择(101)，NMOS功率管low-side(104)相连，栅端通过PDR与控制逻辑与驱动(109)相连；NMOS功率管low-side(104)为NMOS管，源端通过CS与电感电流侦测电阻(105)和前沿消隐单元(106)相连，漏端与PMOS功 率管high-side(103)和内部固定连接设置内部电源选择(101)相连；电感电流侦测电阻(105)一端与NMOS功率管low-side(104)源端以及前沿消隐单元(106)相连，一端与GND相连；前沿消隐单元(106)一端与NMOS功率管low-side(104)的源端以及电感电流侦测电阻(105)正端相连，另一端与逐周期过流保护比较器(107)的正端相连，第三端与PWM脉宽调制比较器(108)的负端以及振荡器(110)相连；逐周期过流保护比较器(107)负端通过ref2与内部基准与偏置(102)相连，正端与前沿消隐单元(106)相连，输出通过OCP与控制逻辑与驱动(109)相连；PWM脉宽调制比较器(108)正端通过comp与误差放大器(114)输出和空载侦测比较器(113)的负端相连，负端与前沿消隐单元(106)以及振荡器(110)相连，输出通过PWM与控制逻辑与驱动(109)相连；控制逻辑与驱动(109)分别于逐周期过流保护比较器(107)、PWM脉宽调制比较器(108)、振荡器(110)、待机信号处理(112)、超低压振荡器(111)的输出相连，并分别通过PDR和NDR与PMOS功率管high-side(103)和NMOS功率管low-side(104)的栅端相连；振荡器(110)与前沿消隐单元(106)和PWM脉宽调制比较器(108)的负端相连，通过CLK与控制逻辑与驱动(109)相连，通过PG与内部基准与偏置(102)和超低压振荡器(111)相连；超低压振荡器(111)通过Enable与使能(117)相连，通过PG分别与内部基准与偏置(102)，振荡器(110)相连，通过CLK1分别与控制逻辑与驱动(109)，待机信号处理(112)相连，通过noload分别与待机信号处理(112)、空载侦测比较器(113) 相连；待机信号处(112)通过OFF与控制逻辑与驱动(109)相连，并通过noload与超低压振荡器(111)和空载侦测比较器(113)相连，通过CLK1分别与控制逻辑与驱动(109)、超低压振荡器(111)相连；空载侦测比较器(113)正端通过ref3与内部基准与偏置(102)相连，负端通过comp与误差放大器(114)，PWM脉宽调制比较器(108)相连，输出通过noload与超低压振荡器(111)和待机信号处 

(112)相连；误差放大器(114)正端通过ref1与内部基准与偏置(102)相连，负端通过FB分别与输出电压反馈分压电阻(115)和输出电压反馈分压电阻(116)相连；输出通过comp与空载侦测比较器(113)和PWM脉宽调制比较器(108)相连；输出电压反馈分压电阻(115)正端与控制开关(118)相连，负端通过FB与误差放大器(114)的负端以及输出电压反馈分压电阻(116)相连；输出电压反馈分压电阻(116)的正端通过FB与误差放大器(114)相连，负端与GND相连；使能(117)输入端与EN相连，输出通过Enable与内部各模块的使能端相连；控制开关(118)为PMOS源端通过Vout与PMOS功率管high-side(103)以及振荡器(110)相连，漏端与输出电压反馈分压电阻(115)相连，栅端通过noload与超低压振荡器(111)、待机信号处(112)、空载侦测比较器(113)相连。 

2.根据权利要求1所述的一种超低压启动的低功耗升压式DC-DC转换器，其特征在于，所述控制芯片(100)有四个引脚，分别为开关引脚SW、使能引脚EN、输出引脚Vout和GND引脚。 

Images