CN203406835U

CN203406835U - 一种功率放大装置

Info

Publication number: CN203406835U
Application number: CN201320543585.2U
Authority: CN
Inventors: 任志雄; 刘览琦; 石琴琴
Original assignee: WUHAN XINTAI TECHNOLOGY Co Ltd
Current assignee: WUHAN XINTAI TECHNOLOGY Co Ltd
Priority date: 2013-09-02
Filing date: 2013-09-02
Publication date: 2014-01-22
Anticipated expiration: 2023-09-02

Abstract

本实用新型公开了一种功率放大装置，包括传输线变压器和N个子功率放大器；传输线变压器包括N个并联的主线圈和N个串联的次线圈，N个主线圈分别与N个子功率放大器的差分输出端连接，次线圈的输出端用于连接负载阻抗；N为大于等于2的正整数。主线圈的两端作为信号输入端，用于连接子功率放大器的差分输出端；主线圈的中点作为电源输入端，用于连接电源。主线圈或次线圈均为N分之一圆弧形线圈。本实用新型采用高效率传输线变压器结构，能够取得高效率、高线性度、大输出功率的高频放大器等有益效果，同时还可以降低设计难度和成本。

Description

一种功率放大装置

技术领域

本实用新型属于高频功率放大器（Power Amplifier，PA）领域，更具体地，基于CMOS工艺设计高输出功率的高频放大器。

背景技术

随着全球无线通信的快速发展，尤其是手机产品的大量应用，实现远距离的单片收发器显得尤为重要。目前应用于短距离通信的收发器可完全用单芯片实现，如蓝牙、Zigbee等，但是WLAN和手机应用领域由于对发射功率和线性度有较高要求，一般将功率放大器外置，同时采用SiGe、GaAs等非传统CMOS工艺设计PA，这样无疑增加设计成本和难度。虽然CMOS工艺最早是作为数字设计而提出来的，但是目前已有大量射频模块采用CMOS工艺设计，而且性能满足系统要求。高频放大器作为收发器中非常重要的模块之一，一般工作在大信号条件下，同时必须满足协议对发射信号线性度的要求，如果采用CMOS工艺设计，一般较难同时满足系统对发射功率、效率和线性度的要求。

要解决以上难题，提出了很多有效的解决办法，并推出相当成功的产品，如Axiom推出业内第一颗CMOS GSM/GPRS四频段PA AX502，Amalfi推出的AM7800系列产品（AM7805、AM7806、AM7807、AM7808），Javelin半导体推出一款高性能的3G CMOS PA芯片JAV5001，Black Sand推出两系列产品:BST34 series（BST3401/BST3402/BST3404/BST3405/BST3408）、BST35 series（BST3501/BST3502/BST3504）等。对CMOS PA的设计也提出了相应的解决方案，尤其是针对高输出功率的解决方案，一般均采用功率合成的方案，如2008年Ichiro Aoki采用DAT结构设计的四频段GSM/GPRS CMOS功率放大器可实现33dBm输出功率；Kyu Hwan An采用片上变压器结构设计的E类功率放大器，最大输出功率可达32dBm；2009年Debopriyo Chowdhury设计的一款应用于4G WiMax的线性功率放大器采用“two-way”功率合成结构，可实现31.3dBm的输出功率；2012年JihwanKim也采用片上变压器结构设计出输出功率高达34dBm的线性功率放大器。以上设计虽然都采用功率合成的方案，但是最多只合成四个子功率放大器的输出，不能在保持性能稳定的情况下任意扩展为多个放大器合成，所以在高输出功率情况下适用范围有限。

实用新型内容

针对现有技术的以上缺陷或改进需求，本实用新型提出了一种采用片上传输线变压器结构的高频放大装置，其目的在于增加高频放大器的输出功率，由此解决远距离传输的技术问题。

本实用新型提供了一种功率放大装置，包括传输线变压器和N个子功率放大器；所述传输线变压器包括N个并联的主线圈和N个串联的次线圈，N个主线圈分别与N个子功率放大器的差分输出端连接，次线圈的输出端用于连接负载阻抗；N为大于等于2的正整数。

更进一步优选地，所述子功率放大器包括第一隔直滤波电容、第二隔直滤波电容、第一偏置电阻、第二偏置电阻、第一MOS管、第二MOS管和共栅级放大电路；第一隔直滤波电容的一端作为子功率放大器的差分信号输入正端，第一隔直滤波电容的另一端连接至第一MOS管的栅极；第二隔直滤波电容的一端作为子功率放大器的差分信号输入负端，第二隔直滤波电容的另一端连接至第二MOS管的栅极；第一偏置电阻的一端作为共源MOS管的第一偏置输入端，第一偏置电阻的另一端连接至所述第一MOS管的栅极；第二偏置电阻的一端与所述第一偏置电阻的一端连接，第二偏置电阻的另一端连接至所述第二MOS管的栅极；所述第一MOS管的源极与所述第二MOS管的源极连接后再接地；所述共栅级放大电路的输入端与所述第一MOS管的漏极和第二MOS管的漏极连接，所述共栅级放大电路的输出端作为所述子功率放大器的所述差分输出端，所述共栅级放大电路的控制端作为共栅MOS管的第二偏置输入端。

更进一步优选地，所述子功率放大器包括第一隔直滤波电容、第二隔直滤波电容、第一偏置电阻、第二偏置电阻、第一MOS管、第二MOS管和多个并联连接的共栅级放大电路；第一隔直滤波电容的一端作为子功率放大器的差分信号输入正端，第一隔直滤波电容的另一端连接至第一MOS管的栅极；第二隔直滤波电容的一端作为子功率放大器的差分信号输入负端，第二隔直滤波电容的另一端连接至第二MOS管的栅极；第一偏置电阻的一端作为共源MOS管的第一偏置输入端，第一偏置电阻的另一端连接至所述第一MOS管的栅极；第二偏置电阻的一端与所述第一偏置电阻的一端连接，第二偏置电阻的另一端连接至所述第二MOS管的栅极；所述第一MOS管的源极与所述第二MOS管的源极连接后再接地；所述共栅级放大电路的输入端与所述第一MOS管的漏极和第二MOS管的漏极连接，所述共栅级放大电路的输出端作为子功率放大器的所述差分输出端，所述共栅级放大电路的控制端作为共栅MOS管的第二偏置输入端。

更进一步优选地，所述共栅级放大电路包括第三MOS管、第四MOS管和第三偏置电阻；所述第三MOS管的源极与所述第一MOS管的漏极连接，所述第四MOS管的源极与所述第二MOS管的漏极连接；所述第三MOS管的栅极与所述第四MOS管的栅极连接；所述第三MOS管的漏极和所述第四MOS管的漏极作为共栅级放大电路的输出端；所述第三偏置电阻的一端与所述第三MOS管的栅极连接，所述第三偏置电阻的另一端作为共栅MOS管的第二偏置输入端，控制第三MOS管、第四MOS管的导通关闭。

更进一步优选地，所述子功率放大器还包括连接在所述第三MOS管的漏极与第四MOS管的漏极之间的可变电容。

更进一步优选地，所述主线圈的两端作为信号输入端，用于连接所述子功率放大器的差分输出端；所述主线圈的中点作为电源输入端，用于连接电源。

更进一步优选地，所述主线圈或所述次线圈均为N分之一圆弧形线圈。

更进一步优选地，N为2时，所述主线圈或所述次线圈均为半圆弧形线圈。

更进一步优选地，N为3时，所述主线圈或所述次线圈均为三分之一圆弧形线圈。

更进一步优选地，N为4时，所述主线圈或所述次线圈均为四分之一圆弧形线圈。

本实用新型所构思的以上技术方案与现有技术相比，由于采用高效率传输线变压器结构，能够取得高效率、高线性度、大输出功率的高频放大器等有益效果，同时还可以降低设计难度和成本。

附图说明

图1（a）是单管差分功率放大器的电路图，扼流圈采用分立电感元件和电源相连。

图1（b）是单管差分功率放大器的电路图，扼流圈采用传输线和电源相连。

图2（a）是多个MOS管堆叠的示意图。

图2（b）是本实用新型所述的差分功率放大器的详细电路图，包括隔直滤波电容、偏置电阻、控制信号。

图2（c）是图2（b）所示差分功率放大器的符号图

图3是本实用新型所述功率放大器的基本原理图。

图4是本实用新型所述的N等于2时功率放大器的结构图。

图5是本实用新型所述的N等于3时功率放大器的结构图。

图6是本实用新型所述的N等于4时功率放大器的结构图。

具体实施方式

本实用新型涉及片上高频功率放大器的设计，用于无线通信领域，如无线局域网（WLAN）、手机通讯（GSM、WCDMA、LTE）等，采用传输线变压器结构实现多个PA的输出功率相加，同时实现阻抗变换，增大PA的输出发射功率，达到远距离通信目的。

本实用新型所要解决的技术问题是基于CMOS工艺实现大功率输出的高频放大器，采用一种传输线变压器作为功率放大器的输出，通过N个并联主线圈和串联次线圈之间的磁场耦合，实现N个功率放大器的输出信号相加和输出阻抗变换，满足远距离通信系统的传输要求。

为解决以上技术问题，本实用新型的技术方案是，采用片上传输线变压器将多个功率放大器的输出信号相加，降低单个功率管上所承受的电压大小，降低直流损耗，提高功放的效率。该功率合成器的特点是：N个并联的弧形线圈组成传输线变压器的主线圈，N个串联的弧形线圈组成传输线变压器的次线圈，主线圈和次线圈平行，通过磁场耦合作用实现主线圈的交流信号在次线圈相加，达到功率合成的目的。传输线变压器的主线圈两端分别连接功率放大器的差分输出端，直流电源从主线圈的中点接入，主线圈同时充当扼流圈的作用；传输线变压器的次线圈和主线圈并联，金属线将N个次线圈串联相接，通过次线圈和主线圈之间的磁场耦合作用，实现输出交流信号相加和功率合成。为了降低线圈的等效电阻，在射频工艺条件下，主线圈和次线圈均采用最厚的顶层金属实现，在标准工艺条件下，可以采用多层金属并联，主次线圈采用圆弧形，因为相较于多边形其具有最高的品质因数。

本实用新型设计的功率放大器包括N个子功率放大器（PA_1、PA_2……PA_N）和相对应的传输线变压器，每个子功率放大器均采用差分结构，即正负输入端和正负输出端，其中正输出端通过呈感性特征的传输线和负输出端相连，并且共用一个供电电源；子功率放大器的正负输入端接收幅度相等、相位相差180度的交流信号；子功率放大器的具体结构根据实际设计要求来确定，如功率放大器的增益、线性度和效率等。每个子功率放大器中至少需包含两个有源器件，如MOS管，用来实现差分输入信号的放大，放大后的信号通过每个子功率放大器输出端的传输线变压器从和正负输出端相接的主线圈耦合到和负载相接的次线圈。

本实用新型所述的基于传输线变压器的功率放大器能解决现在CMOSPA存在的主要问题，如高输出功率、高效率和线性度等，本实用新型所述的功率放大器采用弧形结构的传输线变压器作为输出单元，通过将多个传输线变压器的次线圈串联，可实现多个功率放大器的输出交流信号相加，同时实现负载到功率放大器输出端的阻抗变换。

本实用新型提出一种高性能的功率放大器，属于射频集成电路设计范畴，主要应用于无线通信领域，如无线局域网收发器（WLAN Transceiver）、手机通讯芯片（GSM、WCDMA、LTE）等，本实用新型所述的传输线变压器在功率放大器中主要用来实现功率合成和阻抗变换，提高功率放大器的发射功率和效率。本实用新型具体的实施方式如下详述：

图1（a）所示为常见的一种差分功率放大器示意电路图，主要由第一MOS管102、第二MOS管103和无源器件电感104、105组成；第一MOS管102、第二MOS管103一般为四端器件，其中衬底节点在本实用新型示意图中省略，本实用新型所示MOS管有漏、栅、源三个端口，第一MOS管102、第二MOS管103的栅端106、107分别接差分交流信号，第一MOS管102、第二MOS管103的源端接电源地108，第一MOS管102、第二MOS管103的漏端分别接无源电感104、105的一端，无源电感104、105的另一端连接在一起，然后和电源VDD相连；无源电感104、105在电路中作为扼流圈主要起阻隔交流信号的作用，同时还分别和第一MOS管102、第二MOS管103漏端的寄生电容109、110谐振，滤除差分输出信号的谐波。

本实用新型中电感104、105分别由如图1（b）所示的弧形传输线104’、105’替换，传输线104’、105’直接相接，组成一段连续的传输线，传输线104’、105’的中间节点为电源电压VDD接入端。相较于采用多线圈结构的片上电感，这种弧形传输线结构的设计可大大减小芯片面积，同时提升无源电感的品质因数，进而提高功率放大器的效率。在实际制作过程中，弧形传输线104’、105’采用芯片设计工艺中的金属层实现，根据工艺不同采用相应的金属层，可以用一层金属或者多层金属；由于第一MOS管102、第二MOS管103输出为差分信号，所以传输线的中点对交流信号短路，可作为电源电压VDD输入端；选择弧形传输线是因为相较于多边形其具有更高的品质因数，该弧形传输线同时作为图3所示的传输线变压器300的主线圈，为传输线变压器的次线圈提供耦合信号；传输线金属的设计宽度根据工艺制程规则、功率放大器的电流和传输线变压器的性能等因素决定。

随着CMOS工艺尺寸的不断缩小，MOS管栅端可承受的击穿电压也随之下降，功率放大器一般工作在大信号情况，为了增加MOS管可承受的电压摆幅，功率放大器一般采用多个MOS堆叠的形式，如图2（a）所示，交流信号从201端口经过第一隔直滤波电容203输入到第一MOS管102的栅端，放大后的信号从第一MOS管102的漏端输出，然后通过多个共栅管（206、216、……）从端口230输出。放大后的交流信号最高电压摆幅可达两倍VDD，如果不采用多个MOS管堆叠的形式，单个MOS会发生栅氧层击穿，导致芯片完全不能正常工作；采用多个MOS堆叠可将输出电压摆幅分配到多个MOS上，减小每个MOS管的电压降，降低MOS管击穿的发生概率。图2（a）所示的功率放大器小信号放大倍数如下式（1）所示：

A_v≈g_m102g_m206g_m216…g_mN·r_LOAD （1）

其中g_m102、g_m206、g_m216和g_mN分别为图2（a）所示MOS管的小信号跨导，r_LOAD为输出端230等效的负载电阻。

在本实用新型中，子功率放大器200包括第一隔直滤波电容203、第二隔直滤波电容204、第一偏置电阻208、第二偏置电阻209、第一MOS管102、第二MOS管103和共栅级放大电路215；第一隔直滤波电容203的一端作为子功率放大器200的差分信号输入正端201，第一隔直滤波电容203的另一端连接至第一MOS管102的栅极；第二隔直滤波电容204的一端作为子功率放大器200的差分信号输入负端202，第二隔直滤波电容204的另一端连接至第二MOS管103的栅极；第一偏置电阻208的一端作为共源MOS管的第一偏置输入端211，第一偏置电阻208的另一端连接至所述第一MOS管102的栅极；第二偏置电阻209的一端与所述第一偏置电阻208的一端连接，第二偏置电阻209的另一端连接至所述第二MOS管103的栅极；所述第一MOS管102的源极与所述第二MOS管103的源极连接后再接地；所述共栅级放大电路215的输入端与所述第一MOS管102的漏极和第二MOS管103的漏极连接，所述共栅级放大电路215的输出端作为200的所述差分输出端，所述放大级电路215的控制端作为共栅MOS管的第二偏置输入端212。

其中，共栅级放大电路215还可以并联多个。

作为本实用新型的一个实施例，共栅级放大电路215包括第三MOS管206、第四MOS管207和第三偏置电阻210；所述第三MOS管206的源极与所述第一MOS管102的漏极连接，所述第四MOS管207的源极与所述第二MOS管103的漏极连接；所述第三MOS管206的栅极与所述第四MOS管207的栅极连接；所述第三MOS管206的漏极和所述第四MOS管207的漏极作为共栅级放大电路215的输出端；所述第三偏置电阻210的一端与所述第三MOS管206的栅极连接，所述第三偏置电阻210的另一端作为共栅MOS管的第二偏置输入端212，控制第三MOS管206、第四MOS管207的导通关闭。

在本实用新型中，子功率放大器200还包括连接在所述第三MOS管206的漏极与第四MOS管207的漏极之间的可变电容205。

图2（b）所示为两个MOS管堆叠的情况，其中第一MOS管102和第三MOS管206、第二MOS管103和第四MOS管207组成的差分Cascode结构，作为功率放大器的核心放大电路，其中由第三MOS管206、第四MOS管207和第三偏置电阻210组成共栅放大级电路215；对比图1所示的单管放大电路，Cascode结构中第三MOS管206、第四MOS管207漏端可承受的电压摆幅比第一MOS管102、第二MOS管103漏端可承受的大，这样输出功率也相应变大，在工艺可提供的电源电压越来越小的情况下，这种结构具有较大优势。差分输入信号由201、202端口输入，经过第一隔直滤波电容203、第二隔直滤波电容204输入到第一MOS管102、第二MOS管103的栅端，第一MOS管102、第二MOS管103必须在恰当的偏置条件下才能正常工作，其栅端偏置由211输入，经过第一偏置电阻208、第二偏置电阻209输入到第一MOS管102、第二MOS管103的栅端；第三MOS管206、第四MOS管207的栅端偏置由212输入，经过第三偏置电阻210到第三MOS管206、第四MOS管207的栅端，一般第三偏置电阻210输入的偏置电压和电源电压相同；第三MOS管206、第四MOS管207漏端接弧形传输线的两端，同时还可以接一个可变电容205，用来调节功率放大器的输出谐振频率和提高传输线变压器的转换效率；可变电容205可以用MOS管可变电容（Varactor）或者数字信号控制的无源电容阵列实现。图2（c）为功率放大器的符号图。

本实用新型所述的功率放大器结构框图如图3所示，主要由N个子功率放大器301和传输线变压器300组成，子功率放大器301可采用图2（b）所示的电路结构。传输线变压器由N个并联的主线圈302和N个串联的次线圈303组成，N个并联的主线圈分别接N个子功率放大器的差分输出端，次线圈的两端和功率放大器的负载阻抗304直接相接。通过主次线圈之间的磁场耦合作用，传输线变压器将N个子功率放大器的交流输出信号相加，输出到负载304，实现功率放大器的大功率输出，降低各子功率放大器功率管所承受的电压摆幅，降低子功率放大器的直流损耗，进而提高功率放大器的整体效率；N为大于等于2的正整数。

根据N的不同取值对本实用新型所述的功率放大器进行详细说明，首先介绍N等于2的情况，主线圈或所述次线圈均为半圆弧形线圈。如图4所示，功率放大器包括两个子功率放大器401和一个传输线变压器400，子功率放大器401可采用图2（b）所示的电路结构；功率放大器的整体结构关于竖直轴YY’对称；传输线变压器400由两个结构相同的传输线变压器403、404组成，传输线变压器403由半圆弧形主线圈405和次线圈409组成，传输线变压器404由半圆弧形主线圈406和次线圈407组成，传输线变压器403、404通过一段传输线408将次线圈409、407相接，形成串联结构，次线圈与负载电阻304直接相连。VDD从主线圈405、406中间节点输入。

假设图4所示的两个子功率放大器401差分输入信号V1+、V1-和V2+、V2-为标准正弦波：Asin(ωt)，子功率放大器401的小信号电压增益为g_m,PA·r_LOAD，其中g_m,PA为子功率放大器401的小信号等效跨导，r_LOAD为子功率放大器401差分输出端的等效负载电阻。输入正弦信号经子功率放大器401放大g_m,PA·r_LOAD倍后，作为传输线变压器的输入信号，假设传输线变压器无损耗、主次线圈比为n₁/n₂，最终功率放大器输出到负载304上的电压大小为2g_m,PA·r_LOAD·Asin(ωt)·(n₂n₁)，这样可以推出N等于2的情况下功率放大器整体的电压增益为2g_m,PA·r_LOAD·(n₂n₁)。

N等于3的情况，主线圈或所述次线圈均为三分之一圆弧形线圈。功率放大器的结构如图5所示，功率放大器包括三个子功率放大器501和传输线变压器500，子功率放大器501可采用图2（b）所示的电路结构；同N等于2的情况类似，传输线变压器500由三个结构相同的传输线变压器组成，每个传输线变压器由主线圈（504、505、506）和次线圈（507、509、511）构成，次线圈507、509、511通过两小段传输线508、510相连。VDD从主线圈504、505、506的中间节点输入。在N等于3的情况下对功率放大器的整体增益作类似推导，可以得到其小信号增益为3g_m,PA·r_LOAD·(n₂n₁)，其中g_m,PA为子功率放大器501的小信号等效跨导，r_LOAD为子功率放大器501差分输出端的等效负载电阻，n₁/n₂为传输线变压器的主次线圈比。

N等于4的情况，主线圈或所述次线圈均为四分之一圆弧形线圈。功率放大器的结构如图6所示，功率放大器包括四个子功率放大器601和一个传输线变压器600，子功率放大器601可采用图2（b）所示的电路结构；四个子功率放大器601相对于功率放大器整体芯片的中心轴和斜对角线完全对称，这种对称特性主要应用于功率放大器整体的版图设计。在N等于4的情况下对功率放大器的整体增益作类似推导，可以得到其小信号增益为4g_m,PA·r_LOAD·(n₂n₁)，其中g_m,PA为子功率放大器601的小信号等效跨导，r_LOAD为子功率放大器601差分输出端的等效负载电阻，n₁/n₂为传输线变压器的主次线圈比。

N等于其他取值的情况同以上所述的三种情况类似，可依此类推，本实施方式不再详述，综合以上三种情况的推导可以得出功率放大器的电压增益表达式为N·g_m,PA·r_LOAD·(n₂n₁)。如果功率放大器的输出功率要求1W（30dBm），负载为50欧姆的情况下，功率放大器的输出电压需要达到10V，采用本实用新型所述的结构，N个子功率放大器的输出电压摆幅为10/NV，即可将MOS管所要承受的电压降低N倍，大大减小MOS管被击穿的可能性。在需要大功率输出的情况下，通过增加N的大小即可实现，同时还不会影响功率放大器的效率。

为了满足协议规定的掩膜板要求，功率放大器一般需要功率回退，尤其是在信号峰均比（Peak Average Ratio,PAR）较大的情况下，如WLAN采用OFDM调制，PAR可达17dB，功率放大器一般需要回退6dB甚至更多才能满足协议要求。功率回退之后的功率放大器的效率会严重下降，采用本实用新型所述的结构，可以关断N个子功率放大器的某几个来实现功率回退，而不会影响功率放大器的整体效率。

片上无源电感直接影响功率放大器的性能，采用CMOS工艺设计的片上无源电感的品质因数一般在10左右，等效为无源电感的直流损耗较大，而在功率放大器中无源电感一般作为扼流圈和电源相接，直流损耗较大的无源电感会降低功率放大器的效率。随着CMOS工艺尺寸的减小，电源供电电压的下降，高品质因数的片上无源电感对功率放大器性能的提升尤为重要。本实用新型所述的功率放大器采用弧形传输线作为无源电感同电源相接，可减小直流损耗，提高功率放大器的效率。

综上所述，本实用新型所提出的功率放大器采用弧形传输线作为扼流圈，减小无源电感的直流损耗；通过传输线变压器实现N个子功率放大器输出信号相加，达到远距离通信目的；通过控制N个子功率放大器的开关实现功率回退而不影响功率放大器的整体效率。

本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种功率放大装置，其特征在于，包括传输线变压器和N个子功率放大器；所述传输线变压器包括N个并联的主线圈和N个串联的次线圈，N个主线圈分别与N个子功率放大器的差分输出端连接，次线圈的输出端用于连接负载阻抗；N为大于等于2的正整数。

2.如权利要求1所述的功率放大装置，其特征在于，所述子功率放大器包括第一隔直滤波电容、第二隔直滤波电容、第一偏置电阻、第二偏置电阻、第一MOS管、第二MOS管和共栅级放大电路；

第一隔直滤波电容的一端作为子功率放大器的差分信号输入正端，第一隔直滤波电容的另一端连接至第一MOS管的栅极；

第二隔直滤波电容的一端作为子功率放大器的差分信号输入负端，第二隔直滤波电容的另一端连接至第二MOS管的栅极；

第一偏置电阻的一端作为共源MOS管的第一偏置输入端，第一偏置电阻的另一端连接至所述第一MOS管的栅极；

第二偏置电阻的一端与所述第一偏置电阻的一端连接，第二偏置电阻的另一端连接至所述第二MOS管的栅极；

所述第一MOS管的源极与所述第二MOS管的源极连接后再接地；

所述共栅级放大电路的输入端与所述第一MOS管的漏极和第二MOS管的漏极连接，所述共栅级放大电路的输出端作为所述子功率放大器的所述差分输出端，所述共栅级放大电路的控制端作为共栅MOS管的第二偏置输入端。

3.如权利要求1所述的功率放大装置，其特征在于，所述子功率放大器包括第一隔直滤波电容、第二隔直滤波电容、第一偏置电阻、第二偏置电阻、第一MOS管、第二MOS管和多个并联连接的共栅级放大电路；

所述第一MOS管的源极与所述第二MOS管的源极连接后再接地；

所述共栅级放大电路的输入端与所述第一MOS管的漏极和第二MOS管的漏极连接，所述共栅级放大电路的输出端作为子功率放大器的所述差分输出端，所述共栅级放大电路的控制端作为共栅MOS管的第二偏置输入端。

4.如权利要求2或3所述的功率放大装置，其特征在于，所述共栅级放大电路包括第三MOS管、第四MOS管和第三偏置电阻；

所述第三MOS管的源极与所述第一MOS管的漏极连接，所述第四MOS管的源极与所述第二MOS管的漏极连接；所述第三MOS管的栅极与所述第四MOS管的栅极连接；所述第三MOS管的漏极和所述第四MOS管的漏极作为共栅级放大电路的输出端；

所述第三偏置电阻的一端与所述第三MOS管的栅极连接，所述第三偏置电阻的另一端作为共栅MOS管的第二偏置输入端，控制第三MOS管、第四MOS管的导通关闭。

5.如权利要求4所述的功率放大装置，其特征在于，所述子功率放大器还包括连接在所述第三MOS管的漏极与第四MOS管的漏极之间的可变电容。

6.如权利要求1所述的功率放大装置，其特征在于，所述主线圈的两端作为信号输入端，用于连接所述子功率放大器的差分输出端；所述主线圈的中点作为电源输入端，用于连接电源。

7.如权利要求1-6任一项所述的功率放大装置，其特征在于，所述主线圈或所述次线圈均为N分之一圆弧形线圈。

8.如权利要求7所述的功率放大装置，其特征在于，N为2时，所述主线圈或所述次线圈均为半圆弧形线圈。

9.如权利要求7所述的功率放大装置，其特征在于，N为3时，所述主线圈或所述次线圈均为三分之一圆弧形线圈。

10.如权利要求7所述的功率放大装置，其特征在于，N为4时，所述主线圈或所述次线圈均为四分之一圆弧形线圈。