CN203386206U - 一种通过PCI Express接口读取计算机物理内存的设备 - Google Patents

Abstract

本实用新型的一种通过PCI Express接口读取计算机物理内存的设备，包括USB控制器、PCI-E桥接控制器、供电模块和时钟模块，特征在于：所述USB控制器与PCI-E桥接控制器通过CPLD逻辑器件相连接，USB控制器上设置有与取证计算机相连接的USB接口，PCI-E桥接控制器上设置有与目标计算机相连接的PCI Express接口。本实用新型的内存获取设备，基于PCI Express总线和操作系统在特定情况下可开放DMA的特点，实现了对目标计算机内存改动很小的情况下内存数据的获取,能读取4G以上物理内存数据，提高了在线取证的灵活性和增强了在线取证的完整性、可信性，具有很高的使用价值。

Description

一种通过PCI Express接口读取计算机物理内存的设备

技术领域

 本实用新型涉及一种读写计算机物理内存的设备，更具体的说，尤其涉及一种即插即用并对计算机内存改动很小的通过PCI Express接口读取计算机物理内存的设备。

背景技术

作为计算机运行过程中程序和中间数据的存放地，计算机内存中含有大量的有用信息，包括程序进程运行状态、网络连接、开放端口、口令密码、加密文件的明文甚至密钥，这些信息往往在案件调查中起到至关重要的作用。然而如何准确、完整地获取系统的内存，并尽量减少对目标系统的内存改变成为一个难题。在目标计算机上运行内存获取软件会造成内存大量改变，破坏了数字证据的完整性；而且由于Windows的C2安全等级，内存获取软件必须在开机状态才能运行，在屏保待机状态则无法运行。通过硬件接口获取内存的设备必须实现在目标计算机中安装，无法实现即插即用，显然，将此用于对犯罪嫌疑人的调查取证是不现实的。另外，随着64位操作系统版本的增多及计算机内存容量配置的不断升高，大量重要信息被映射到4G以上内存空间位置；然而，目前的计算机物理内存获取工具寻址空间为32位，因此所能访问的物理内存地址局限于4G空间以内。

发明内容

本实用新型为了克服上述技术问题的缺点，提供了一种即插即用并对计算机内存改动很小的通过PCI Express接口读取计算机物理内存的设备。

本实用新型的通过PCI Express接口读取计算机物理内存的设备，包括USB控制器、PCI-E桥接控制器、供电模块和时钟模块，供电模块、时钟模块给USB控制器和PCI-E桥接控制器分别提供电源和时钟脉冲信号；其特别之处在于：所述USB控制器与PCI-E桥接控制器通过CPLD逻辑器件相连接，USB控制器上设置有与取证计算机相连接的USB接口，PCI-E桥接控制器上设置有与目标计算机相连接的PCI Express接口；CPLD逻辑器件用于实现USB控制器与PCI-E桥接控制器之间的数据传输。

USB控制器、PCI-E桥接控制器均具有数据双向传输的作用，USB控制器上的USB接口与取证计算机相连接，PCI-E桥接控制器上的PCI Express接口与目标计算机相连接。CPLD逻辑器件用于实现USB控制器与PCI-E控制器之间的通讯，CPLD逻辑器件可确定USB控制器与PCI-E桥接控制器的主从状态、进行时序和总线宽度的转换以及在DMA模式下将内存数据传输至取证计算机。

本实用新型的通过PCI Express接口读取计算机物理内存的设备，包括对USB控制器和PCI-E桥接控制器进行复位操作的复位模块，所述USB控制器连接有程序存储器。复位电路实现对USB控制器和PCI-E桥接控制器的复位操作，程序存储器可采用EEPROM，用于存储固件程序。

本实用新型的通过PCI Express接口读取计算机物理内存的设备，所述CPLD逻辑器件中集成有总线逻辑模块、配置接口转换模块和数据传输接口转换模块，总线逻辑模块用于确定USB控制器与PCI-E桥接控制器的主从状态，配置接口转换模块、数据传输接口转换模块用于转换时序和总线宽度。

本实用新型的通过PCI Express接口读取计算机物理内存的设备，所述USB控制器采用CY7C68013A型号的芯片，PCI-E桥接控制器采用PEX8311型号的芯片，所述CPLD逻辑器件的型号为EPM240；USB控制器的16位数据端与PCI-E桥接控制器的低16位数据端相连接，PCI-E桥接控制器的高16位数据端经数据传输接口转换模块与USB控制器的16位数据端相连接；USB控制器、PCI-E桥接控制器的控制信号均与配置接口转换模块相连接，USB控制器、PCI-E桥接控制器的总线仲裁信号均与总线逻辑模块相连接。PEX8311为PLX公司的PCI Express转本地总线的桥接芯片。CY7C68013A芯片不仅含有8051微控制器，而且还设置有USB接口，即实现了对整个设备的控制，还实现了与取证计算机的端口连接。

本实用新型的通过PCI Express接口读取计算机物理内存的设备，所述供电模块的输入端与USB接口的上的电源线相连接。

本实用新型的有益效果是：本实用新型通过设置与目标计算机相连接的PCI Express接口以及与取证计算机相连接的USB接口，具有即插即用功能。通过PCI Express接口直接读取计算机内存中的数据，实现了目标计算机在密码保护状态（如屏保、锁定状态）下内存信息的读取，不需要在计算机上运行软件，对目标计算机运行状态改动很小。由于采用了PCI Express接口总线，使得本设备具有64位地址空间访问能力，能读取4G以上物理内存数据，提高了在线取证的灵活性和增强了在线取证的完整性、可信性，具有很高的使用价值。

附图说明

图1为本实用新型的读取计算机物理内存设备的原理图；

图2为本实用新型的读取计算机物理内存设备的结构图；

图3、图4为PEX8311芯片与PCI Express接口的连接线路图；

图5为CY7C68013A芯片与外围电路的连接方式。

图中：1 USB接口，2 PCI Express接口，3 USB控制器，4 PCI-E桥接控制器，5供电模块，6程序存储器，7 CPLD逻辑器件，8时钟模块，9复位模块，10总线逻辑模块，11配置接口转换模块，12数据传输接口转换模块，13指示灯，14壳体。

具体实施方式

下面结合附图与实施例对本实用新型作进一步说明。

如图1所示，给出了本实用新型的通过PCI Express接口读取计算机物理内存的设备的原理图，其包括USB控制器3、PCI-E桥接控制器4、USB接口1、PCI Express接口2、CPLD逻辑器件7、电源模块5、程序存储器6、时钟模块8、复位模块9；所示的USB接口1、PCI Express接口2分别与USB控制器3、PCI-E桥接控制器4相连接，USB接口1、PCI Express接口2分别与取证计算机和目标计算机相连接，分别用于接收目标计算机传输的内存数据和向取证计算机发送内存数据。

所示的供电模块5给USB控制器3和PCI-E桥接控制器4提供稳定电压，供电模块5从USB接口1上的电源线上获取5V的直流电压，将其转化为USB控制器3和PCI-E桥接控制器4的工作电压（3.3V）后进行输出。时钟模块8用于给USB控制器3和PCI-E桥接控制器4提供工作所需的时钟脉冲信号。程序存储器6可采用串行EEPROM芯片，用于存放本设备的固件程序，通过I2C总线与USB控制器3相连接。复位模块9是USB控制器3和PCI-E桥接控制器4的复位电路，实现设备运行过程中的复位作用。

所示的USB控制器3与PCI-E桥接控制器4通过CPLD逻辑器件7相连接，以实现USB控制器3与PCI-E桥接控制器之间的数据传输。USB控制器3采用CY7C68013A芯片，CY7C68013A不仅内置有8051微控制器，而且还设置有USB接口；PCI-E桥接控制器4采用PEX8311芯片，PEX8311芯片为常用的PCI Express接口转本地总线的常用芯片。CPLD逻辑器件7由总线逻辑模块10、配置接口转换模块11和数据传输接口转换模块12构成，CPLD逻辑器件7可选用EPM240芯片。CY7C68013A的16位数据端与PEX8311的32位数据端的低16位数据端直接相连接，PEX8311的高16位数据端经数据传输接口转换模块12与CY7C68013A的16位数据端相连接。

总线逻辑模块10用于确定总线上USB控制器3和PCI-E桥接控制器4的主从状态，在不同的阶段，USB控制器3和PCI-E桥控制器4分别作为总线的主机和从机；在任何时候，总线上最多只能有一个主机。两者分别通过两条信号线连接至总线逻辑模块10，分别是总线请求信号和总线允许信号；首先，当CY7C68013A准备开始一次传输时，必须首先请求占用总线，当获得允许后，CY7C68013A成为总线主机；当对PEX8311的配置完成后，CY7C68013A切换为从机并释放总线请求信号，此时PEX8311的总线请求才会获得允许，PEX8311成为总线主机，开始DMA传输。空闲时，PEX8311和CY7C68013A的总线请求信号均无效，两者都处于空闲状态。

配置接口转换模块11在配置阶段实现接口时序转换和总线宽度转换；CY7C68013A的GPIF接口位宽只能配置为8bit或16bit，而PEX8311在主模式下只能是32bit宽度，两者不匹配，对PEX8311的寄存器配置必须要使用32bit宽度的主模式通讯，因此这里需要使用配置接口转换模块11做总线宽度转换。每一次对PEX8311的访问需要分解为两次16bit的读写。具体步骤如下：在写入PEX8311寄存器时，首先将32bit数据的高16bit写入CPLD逻辑器件7的内部暂存器，然后在写低16bit的同时，与CPLD逻辑器件7中的高16bit组合成完整的32bit数据一次性写入PEX8311内部。读取PEX8311寄存器与此类似，首先发起的读操作，将高16bit数据存入CPLD内部的暂存器中，低16bit数据直接读回至CY7C68013A内，然后第二次读取CPLD内部的暂存数据，两者合成为完整的32bit数据。

数据传输接口转换模块12用于批量数据的读写，在数据传输模式下，PEX8311作为主机，CY68013A使用SlaveFIFO接口作为从机。PEX8311在DMA模式下可以配置为使用16bit数据宽度，这样和CY7C68013A的数据线宽度可以匹配，不再需要作数据宽度转换。但两者的接口时序仍然是不匹配的，需要CPLD作时序转换。在DMA模式下，PCI-E桥接控制器4可将从PCI Express接口获取的目标计算机的数据，传输至与USB控制器3相连接的取证计算机上。

PCI-E桥接控制器4是PCI Express总线到本地总线的桥接芯片，支持3种数据传输方式：主模式、从模式和DMA (直接存储器存取)方式，负责数据包的发送和接收。 PEX8311的3种数据传输模式如下：

a)主模式：本地总线上的主设备通过PEX8311访问PCI Express总线存储空间和I/O空间。

b)从模式：PCI Express总线主设备通过PEX8311访问本地总线存储空间和I/O空间。

c)DMA传输模式：PEX8311作为两个总线的主设备，能在PCI Express总线存储空间和Local总线存储空间之间互传数据。

在本实用新型中，用到了主模式和DMA模式这两种，没有使用从模式。DMA模式数据传输速度最快，传输过程中不需要软件参与，因此数据传输主要使用此模式。另外因为传输是由本地总线端发起的，所以需要使用主模式，由本地总线的主机对PEX8311芯片内部寄存器进行配置，启动DMA传输，此后切换为DMA模式进行数据传输。

如图2所示，给出了本实用新型的结构示意图，所示的壳体14上设置有两个工作指示灯13，用于指示目前设备运行的状态，一个为绿灯，另一个为红灯。绿灯为电源灯，表示设备通电；红灯为运行灯，表示目前设备正在进行读写操作。

图3、图4给出了作为PCI-E桥接控制器4的PEX8311芯片的电路连接图，其采用三对差分信号来实现数据的收发，端口PETp0、PETn0实现数据的发送，端口PERp0、PERn0实现数据的接收，REFCLK+、REFCLK-为参考时钟信号。这些信号接入PEX8311对应的引脚。其中PEX8311的发送端需要串入电容隔离直流。

CPPE# 和 CLKREQ# 分别为卡插入检测和时钟请求，此处直接接地。当卡插入插槽后，PC机即可检测到卡，开始向其供电并提供时钟信号。

图5给出了CY7C68013A芯片作为USB控制器3的电路图，其16位数据端口与PEX8311芯片的低16位数据端口直接相连接，也通过CPLD控制器与EX8311芯片的低16位端口相连接。

本实用新型基于PCI Express总线技术和操作系统在特定情况下可开放DMA的特点，借助于I/O设备的DMA数据传输方式、各种操作系统的基本配置和即插即用功能，通过DMA的方式实现对目标计算机物理内存的访问，将所读取的物理内存数据包通过通用USB接口1发送至取证计算机，在对目标计算机内存改动很小的情况下实现内存数据的获取,并具有读写4G以上物理内存的能力。

Claims (5)

1.一种通过PCI Express接口读取计算机物理内存的设备，包括USB控制器（3）、PCI-E桥接控制器（4）、供电模块（5）和时钟模块（8），供电模块、时钟模块给USB控制器和PCI-E桥接控制器分别提供电源和时钟脉冲信号；其特征在于：所述USB控制器与PCI-E桥接控制器通过CPLD逻辑器件（7）相连接，USB控制器上设置有与取证计算机相连接的USB接口（1），PCI-E桥接控制器上设置有与目标计算机相连接的PCI Express接口（2）；CPLD逻辑器件用于实现USB控制器与PCI-E桥接控制器之间的数据传输。

2.根据权利要求1所述的通过PCI Express接口读取计算机物理内存的设备，其特征在于：包括对USB控制器（3）和PCI-E桥接控制器（4）进行复位操作的复位模块（9），所述USB控制器连接有程序存储器（6）。

3.根据权利要求1或2所述的通过PCI Express接口读取计算机物理内存的设备，其特征在于：所述CPLD逻辑器件（7）中集成有总线逻辑模块（10）、配置接口转换模块（11）和数据传输接口转换模块（12），总线逻辑模块用于确定USB控制器（3）与PIC-E桥接控制器（4）的主从状态，配置接口转换模块、数据传输接口转换模块用于转换时序和总线宽度。

4.根据权利要求3所述的通过PCI Express接口读取计算机物理内存的设备，其特征在于：所述USB控制器（3）采用CY7C68013A型号的芯片，PCI-E桥接控制器（4）采用PEX8311型号的芯片，所述CPLD逻辑器件(7)的型号为EPM240；USB控制器的16位数据端与PCI-E桥接控制器的低16位数据端相连接，PCI-E桥接控制器的高16位数据端经数据传输接口转换模块（12）与USB控制器的16位数据端相连接；USB控制器、PCI-E桥接控制器的控制信号均与配置接口转换模块相连接，USB控制器、PCI-E桥接控制器的总线仲裁信号均与总线逻辑模块（10）相连接。

5.根据权利要求1或2所述的通过PCI Express接口读取计算机物理内存的设备，其特征在于：所述供电模块（5）的输入端与USB接口（1）的上的电源线相连接。

Images