CN203350758U - 限流电路 - Google Patents

Abstract

本实用新型披露了一种限制电源电路的输出电流的限流电路。该限流电路包括电流感应模块(20)，用来感应功率晶体管(Mp1)的输出电流(I_load)并产生与功率晶体管(Mp1)的输出电流(I_load)成比例的感应电流(I_M1)；与所述电流感应模块(20)耦合的第一限流模块(30)，用于在所述功率晶体管(Mp1)的输出电流(I_load)的变化超过第一预定电流强度时，基于所述感应电流(I_M1)产生第一限制电流；和与所述第一限流模块(30)和所述功率晶体管(Mp1)耦合的转换模块(50)，用于至少基于所述第一限制电流对所述功率晶体管(Mp1)的栅极电压进行控制。

Description

限流电路

技术领域

本实用新型大体上涉及电子电路，尤其是涉及限流电路。

背景技术

电源电路通常会包括高边功率MOS晶体管(high side powerMOS transistor)和低边功率MOS晶体管(low side power MOStransistor)。高边功率MOS晶体管可以耦连在用于接收电源电压的电源端和用于向外部负载提供电源电压的输出端之间。低边MOS晶体管可以耦合在所述输出端和用于接收参考电压的参考端之间，其中参考电压低于电源电压。这两种功率MOS晶体管可以被开启或关闭，从而有选择的将电源电压提供给外部负载。

电感外部负载需要稳定的输出来避免振荡。因此，在限流电路被广泛的用于限制电源电路的输出电流。

图1所示为现有的限流电路。如图1所示，高边功率PMOS晶体管Mp1耦合在电源电压VINHSD和用于向外部负载提供电源电压的输出节点HSD之间。电流源Ib1和电阻R2串联耦合在电源电压和地之间。电流源Ib1提供的电流由电阻R1(未示出)和带隙基准电压VBG来确定。R2和Ib1彼此耦合所在的节点G1处的电压经由电阻R3施加在Mp1的栅极。

另外，PNP双极晶体管Q4与二极管D1以串联方式耦合，并作为一个整体与第二电阻R2并联，其中，Q4的发射极耦合到VINHSD。

具有第一支路和第二支路的电流镜耦合在电源电压VINHSD和地电平之间。第一支路具有串联耦合的电阻R4、PNP双极晶体管Q1和电流源Ib3，其中R4耦合在VINHSD和Q1的发射极之间，Ib3耦合在Q1的集电极和地电平之间。第二支路具有串联耦合的PNP双极晶体管Q2和电流源Ib2，其中Q2的发射极与VINHSD耦合，Ib2与地电平耦合。Q1和Q2的基极与Q2的集电极耦合在一起。

R4还耦合在电源电压VINHSD和PMOS高边功率晶体管Mp1的源极之间。Q4的基极耦合到Q1的集电极。特别的，Ib2提供的电流与Ib3提供的电流相同。晶体管Q1和Q2的电流增益比是N∶1，其中N是不小于1的整数。

工作时，电阻R4可以作为电流检测电阻，用于检测流经高边功率PMOS晶体管Mp1的输出电流。输出电流的改变会造成电阻R4上压降的改变，继而会通过电流镜和双极晶体管Q4影响节点G1处的电压。因此，高边功率PMOS晶体管Mp1的栅极-源极电压就会被调整，从而相应地对Mp1的输出电流进行限制。

因此，上述对高边功率PMOS晶体管Mp1供应的输出电流的限制可以表示为

$I_{\mathrm{load}}=\frac{V_T}{R_4}\ln N.$

图1中的限流电路是高增益回路，被用来在输出突然出现峰值时对Mp1的输出电流进行调节。然而，这样一种构造会有稳定性问题，因为限流电路可能会将输出电流下拉为负，引起振荡。因此，以串联方式耦合的电阻R5和电容C1组成的支路被用来进行补偿，其中R5耦合到VINHSD，C1耦合到Q4的基极。但是，补偿会降低限流过程的反应速度。

图2所示为另一个现有的限流电路。与图1中的限流电路略为不同的是，图2的限流电路中包含电阻R5和电容C1的补偿支路的位置由双极晶体管Q3所替代，其中Q3和Q4的基极与Q3的集电极耦合到Q1的集电极。Q3和Q4的电流增益比是M∶l，其中M是不小于1的整数。图2中的限流电路是低增益回路，其稳定性比图1中的限流电路要好，但是反应速度相对较慢。

上面两个现有的限流电路都采用R4作为电流检测电阻来检测功率晶体管的输出电流的改变。为了确保限流电路的可靠性，电阻R4上的压降应当是几十毫伏的量级。但是，为了通过SPU测试(short-to-plus-unpowered)(通常大于100安培)，电阻R4的阻抗可能只有2毫欧左右。因此，在这样的条件下，当输出电流被限制在1安培左右时，电阻R4不能产生适当的压降来避免可靠性问题。

另外，使用R4来检测输出电流的改变可能会增加电源电路工作时的导通阻抗。

图3所示为另一个现有的限流电路。如图3所示，该限流电路包括由高边功率PMOS晶体管Mp1和PMOS晶体管M2构成的电流镜，该电流镜的电流增益由这两个晶体管的宽长比(W/L)所决定，例如，Mp1的宽长比可以是M2的K倍。M2的栅极和漏极与电流源Ib耦合在一起。因此，功率PMOS晶体管Mp1的栅极的电压由电流源Ib以及Mp1和M2的宽长比来确定。这样，流经高边功率PMOS晶体管Mp1的输出电流可以被限制在

I_load＝I_bK。

即使图3中的限流电路可能准确的限制功率晶体管的输出电流，但是在该向外部负载供电时该限流电路的导通阻抗很高，因而功率消耗较大。

实用新型内容

因为有上面陈述的问题，需要一种限流电路，用于精确地限制功率晶体管的输出电流，并具有更高的稳定性和响应速度，同时不增加电源电路的导通阻抗。

在本申请的一个实施例中，提供了一种限制功率晶体管的输出电流的电路，包括：电流感应模块(20)，用来感应功率晶体管(Mp1)的输出电流(I_load)并产生与功率晶体管(Mp1)的输出电流(I_load)成比例的感应电流(I_M1)；与所述电流感应模块(20)耦合的第一限流模块(30)，用于在所述功率晶体管(Mp1)的输出电流(I_load)的变化超过第一预定电流强度时，基于所述感应电流(I_M1)产生第一限制电流；以及与所述第一限流模块(30)和所述功率晶体管(Mp1)耦合的转换模块(50)，用于至少基于所述第一限制电流对所述功率晶体管(Mp1)的栅极电压进行控制。

特别的，所述电路进一步包括与所述电流感应模块(20)耦合的第二限流模块(40)，用来在所述功率晶体管(Mp1)的输出电流(I_load)的变化超过第二预定的电流强度时，基于所述感应电流产生第二限制电流；其中所述转换模块(50)与所述第二限流模块(40)耦合，用来至少基于所述第一和/或第二限制电流控制所述功率晶体管(Mp1)的栅极电压；其中所述第二预定电流强度高于所述第一预定电流强度。

特别的，所述第一和第二限流模块(30，40)经由第一电流镜(60)与所述电流感应模块(20)耦合，所述第一电流镜(60)包括用来接收所述感应电流(I_M1)的输入支路、与所述第一限流模块(30)耦合的第一输出支路和与所述第二限流模块(40)耦合的第二输出支路。

特别的，所述转换模块(50)包括串联耦合的第一电阻(R₂)和第一电流源(I_ref1)，所述功率晶体管(Mp1)的栅极耦合在所述第一电阻(R2)和所述第一电流源(I_ref1)耦合在一起的节点之处；其中所述第一限流模块(30)包括第二电流镜，包括与所述第一电流镜(60)的第一输出支路耦合的输入支路，与所述第一电阻(R₂)并联耦合的输出支路，以及与所述第二电流镜的输入支路并联耦合的第二电流源(I_ref3)；其中所述第一预定电流强度至少由所述第二电流源(I_ref3)来确定。

特别的，所述第二限流模块(40)包括与所述第一电流镜(60)的第二输出支路耦合的输入支路，和与所述第一电阻(R₂)并联耦合的输出支路；其中所述第二限流模块(40)的输入支路包括至少第三电流源(I_ref2)，所述第二限流模块(40)的输出支路包括串联耦合在一起的第一晶体管(M10)和第一电压箝位模块；其中所述第三电流源(I_ref2)耦合到所述第一晶体管(M10)的栅极；所述第二预定电流强度至少由所述第三电流源(I_ref2)来确定。

特别的，所述第一限流模块(30)的输出支路进一步包括第二电压箝位模块。

特别的，所述第一电压箝位模块包括正向地串联耦合在所述第一晶体管(M10)的漏极和所述功率晶体管(Mp1)的栅极之间的两个二极管(D1，D2)，所述第二电压箝位模块包括第二晶体管(Mp3)，其栅极和漏极一起耦合到所述功率晶体管(Mp1)的栅极。

特别的，所述电路进一步包括耦合在所述功率晶体管(Mp1)的栅极和所述第一电阻(R2)之间的第二电阻(R3)。

特别的，所述电路进一步包括栅极与所述功率晶体管(Mp1)的栅极耦合在一起的第二功率晶体管(Mp2)，其用来与所述功率晶体管(Mp1)形成第三电流镜(70)。

特别的，所述电流感应模块(20)包括与所述功率晶体管(Mp1)串联耦合的第一输入支路，与所述第二功率晶体管(Mp2)串联耦合的第二输入支路，耦合在所述第二功率晶体管(Mp2)和所述第一限流模块(30)之间的输出支路，和耦合在内部电源电压和所述第一限流模块(30)之间的第四电流源(I_b3)；其中所述电流感应模块(20)的所述第一输入支路包括串联耦合的第三晶体管(M4)和第五电流源(I_b1)，所述电流感应模块(20)的第二输入支路包括串联耦合的第四晶体管(M5)和第六电流源(I_b2)，所述电流感应模块(20)的输出支路包括第五晶体管(M6)；其中所述第三晶体管(M4)的栅极与所述第四晶体管(M5)的栅极一起耦合到所述第四晶体管(M5)的漏极，所述第三晶体管(M4)的漏极耦合到所述第五晶体管(M6)的栅极，所述第四电流源(I_b3)耦合到所述第五晶体管(M6)的漏极，并且进一步耦合到所述第一限流模块(30)上。

通过使用根据本申请的实施例的限流电路，感应电阻被电流感应模块替代，这使得可以直接用输出电流来调节功率晶体管的栅极-源极电压，而不需将其转换成电压信号。因此，提高了限流过程的精确度。

同样在本申请的实施例中，采用低增益限流模块和高增益限流模块并联耦合来调节功率晶体管的栅极-源极电压，这增加了可以调节的输出电流的范围。同时，在不降低稳定性的情况下，还提高了限流电路的响应速度。

进而，通过用电流感应模块代替感应电阻，与使用低增益和/或高增益限流模块一起，减小了限流电路的导通阻抗。

附图说明

为了更完整地理解本申请及其优点，现在结合附图做出下面的描述，其中：

图1所示为现有的限流电路；

图2所示为另一个现有的限流电路；

图3所示为再一个现有的限流电路；

图4所示为根据本申请的实施例的限流电路。

除非另有指出，不同附图中对应的数字和符号一般指的是对应的部分。附图的描绘用来清楚地图示当前披露的实施例的相关方面，但未必按比例绘制。

具体实施方式

下面详细讨论本申请的实施例的制造和使用。但是，应当理解的是，本申请提供了许多可以在各种具体背景下实施的可行的创新性概念。所讨论的具体实施例仅是说明制造和使用本申请的具体方式，并不限制本申请的范围。

在下文介绍的限流电路中，PMOS高边功率晶体管被用作示例来进行描述。基于本申请中所介绍的内容，本领域普通技术人员可以理解如何使用类型互补的晶体管来构建限流电路。

图4所示为根据本申请的一个实施例的限流电路100。电路100可以包括电流传感器20、低增益限流模块30和/或高增益限流模块40，以及转换模块50。

在一个实施例中，PMOS功率晶体管Mp1可以包括耦合在电源电压VINHSD上的源极和耦合在输出节点HSD上的漏极。在一个实施例中，功率晶体管Mp1的栅极可以与功率晶体管Mp2的栅极耦合在一起形成电流镜70。在一个实施例中，Mp1的宽长比可以是Mp2的K倍。因此，IMp1可以是IMp2的K倍。

在一个实施例中，电流感应模块20可以与电流镜70耦合，可以相应地用来感应输出电流I_load的改变。在一个实施例中，电流感应模块20可以包括，包含耦合到Mp1漏极的电流源Ib1的第一支路，以及包含耦合到Mp2漏极的电流源Ib2的第二支路。这两个电流源用于在即使输出节点HSD接地电平时，将功率晶体管Mp1和Mp2保持在导通状态，并用于避免由功率晶体管Mp1的导通和截止所造成的振荡。

另外，电流感应模块20的第一支路可以进一步包括作为运算放大器的PMOS晶体管M4，其源极耦合在功率晶体管Mp1的漏极，其漏极耦合到电流源Ib1。第二支路可以进一步包括PMOS晶体管M5，其源极与功率晶体管Mp2的漏极耦合，其漏极与电流源Ib2耦合。PMOS晶体管M4和M5的栅极可以耦合到M5的漏极。

电流感应模块20可以进一步包括第三支路，用于输出感应电流IM1。所述第三支路可以包括PMOS晶体管M6，其源极耦合在功率晶体管Mp2的漏极，其漏极耦合到低增益限流模块30。在一个实施例中，M5和M6可以用来匹配M4，并且也可以作为运算放大器。在一个实施例中，M4和M5可以具有相同的宽长比。

电流感应模块20可以进一步包括耦合在M6的漏极和内部电源电压V3V_HSD之间的电流源Ib3。电流源Ib3可以用来使低增益限流模块30保持在导通状态，即使电流感应模块20没有感应到输出电流有变化。因此，可以提高限流电路的响应速度。

根据上文的描述，感应电流IM1和功率晶体管Mp1的输出电流Iload可以表示如下：

I_Mp1＝I_load+I_b1       (1)

I_Mp2+I_b3＝I_b2+I_M1     (2)

其中，可以给K可以取一个较大的值，比如1000，电流源I_b1、I_b2和I_b3的值可以非常小，例如可以是微安的数量级，并可以被设置为I_b1＝I_b2＝I_b3，因此I_M1和I_load之间的比例关系可以描述如下：

I_M1≈I_Mp2＝(I_load+I_b1)/K≈I_load/K   (3)

在其它实施例中，当HSD处的电压非常低或者电源电压VINHSD非常低时，电流感应模块20可以进一步包括正向耦合在内部电源电压V3V_HSD和晶体管M4源极之间的二极管D1。D1可以使电流感应模块20中的晶体管工作在饱和区，从而减小输出电流Iload的变化。

在一些应用中，HSD处的电压为负。在这种状况下，电流感应模块20可以进一步包括正向耦合在Mp1的漏极和M4的源极之间的二极管D2。因此，可以采用正向耦合在Mp2的漏极和M5的源极端之间的二极管D3以及正向耦合在Mp2的漏极和M6的源极之间的二极管D4来匹配D2。在一个实施例中，D2、D3和D4可以具有相同的值。

在一个实施例中，感应电流IM1可以经由电流镜60提供给低增益限流模块30和/或高增益限流模块40。在一个实施例中，电流镜60可以包括具有NMOS晶体管M1的输入支路，NMOS晶体管M1的漏极耦合在M6的漏极用来接收感应电流IM1，并且M1的源极耦合到低电平。电流镜60可以进一步包括具有NMOS晶体管M2的第一输出支路和具有NMOS晶体管M3的第二输出支路。M1、M2和M3的栅极可以耦合到M1的漏极。M2和M3的漏极端可以被用于分别为低增益限流模块30和高增益限流模块40提供与感应电流IM1成比例的电流IM2和IM3。在一个实施例中，M1、M2和M3的宽长比可以为N∶1∶1，因此，IM1＝N*IM2＝N*IM3，其中N可以为不小于1的整数。

在不同实施例中，低增益限流模块30可以包括PMOS晶体管M7，其源极耦合到电源电压VINHSD，其漏极与M2的漏极耦合以接收与感应电流IM1成比例的IM2。M7可以与另一个PMOS晶体管M8一起构成一个电流镜，其中M8的源极与电源电压VINHSD耦合，M8的漏极耦合到功率晶体管Mp1栅极，并且M7和M8的栅极耦合到M7的漏极。在一个实施例中，M7和M8的宽长比可以是1∶M*N，因此IM8＝M*N*IM7。

低增益限流模块30可以进一步包括耦合在电源电压VINHSD和M2的漏极之间的电流源I_ref3。在不同实施例中，电流源Iref3是可调节的，以定义希望达到的功率晶体管Mp1的输出电流值。流经IM7和IM8的电流可以描述如下：

$I_{M7}=\frac{1}{N}{I}_{M1}-I_{\mathrm{ref}3}---\left(4\right)$

$I_{M8}=\mathrm{MN}(\frac{1}{N}{I}_{M1}-I_{\mathrm{ref}3})=M(I_{M1}-{\mathrm{NI}}_{\mathrm{ref}3})---\left(5\right)$

在一个实施例中，低增益限流模块可以进一步包括耦合在PMOS晶体管M7的漏极和地电平之间的电流源Ib4，用于即使在没有接收到感应电流或者感应电流非常小的情况下，将晶体管M7保持在导通状态。电流源Ib5可以耦合在晶体管M8的漏极和地电平之间用于匹配Ib4。

另外，低增益限流模块30可以进一步包括耦合在M8的漏极和功率晶体管Mp1的栅极之间的电压箝位模块。在一个实施例中，该电压箝位模块可以是PMOS功率晶体管Mp3，其栅极和漏极一起耦合到功率晶体管Mp1的栅极。使用功率晶体管Mp3作为电压箝位模块可以精确地将Mp1的栅极电压与电源电压VINHSD分开，以避免当有大电流经过M8时Mp1被截止。

转换模块50可以包括电阻R2，其一端耦合到电源电压VINHSD，另一端经由电流源I_ref1耦合到地电平。功率晶体管Mp1的栅极还可以耦合到节点G1，电阻R2和电流源I_ref1也通过G1节点耦合在一起。在一个实施例中，I_ref1提供的电流可以由电阻R1(未示)和带隙基准电压VBG来确定。

I_ref1＝V_BG/R₁          (6)

因此，功率晶体管Mp1的栅极电压可以等同于R2上的压降，并可以表示如下：

V_gs(Mp1)＝R₂(I_ref1-I_M8)     (7)

工作时，当HSD处的输出电流I_load增大时，感应电流IM1也增大，因而使限流模块30产生的限制电流IM8也增大。但是，电流源Iref1提供的电流不变。因此，流经R2的电流会减小，导致R2上的压降会因此降低，这意味着Mp1的栅极-源极电压降低，因此输出电流I_load被调低。

考虑上述方程式之后，被低增益回路所限制的功率晶体管的输出电流可以表示如下：

$I_{\mathrm{load}\_\mathrm{lowgain}}=({\mathrm{NI}}_{\mathrm{ref}3}+\frac{V_{\mathrm{BG}}\frac{R_2}{R_1}-V_{\mathrm{gs}}\left(\mathrm{Mp}1\right)}{{\mathrm{MR}}_2})*K\≈{\mathrm{KNI}}_{\mathrm{ref}3}---\left(8\right)$

其中，R1、R2和V_BG的值为常数。在不同实施例中，M、N和K的值可以非常大，因此输出电流I_load的值可以主要通过调节I_ref3的值来限定。

选择性地，限流电路100可以进一步包括与低增益限流模块30并联的高增益限流模块40。特别地，高增益限流模块40可以包括耦合在VINHSD和晶体管M3的漏极之间的电流源I_ref2。高增益限流模块40可以进一步包括PMOS晶体管M10，其源极耦合到VINHSD，其漏极耦合到功率晶体管Mp1的栅极和节点G1，其栅极耦合到节点G2，在节点G2处电流源I_ref2耦合到晶体管M3的漏极。

基于和低增益限流模块30类似的分析，被高增益限流模块40限制的输出电流I_load可以表达如下：

I_{load_highgain}＝K*N*I_ref2        (9)

其中输出电流可以主要由I_ref2来确定。

在不同实施例中，高增益限流模块40可以用来将输出电流I_load中突然出现的峰值拉回到由I_ref2确定的水平。低增益限流模块30可以用来将输出电流I_load从所述由I_ref2确定的水平进而稳定到由I_ref3确定的最终水平。在各种实施例中，对K、M、N、I_ref2和I_ref3取值的选择应当能确保在任何情况下I_{load_highgain}都大于I_{load_lowgain}。

工作时，当IM3小于I_ref2时M10截止；当IM3大于I_ref2时，可能会花费例如几纳秒的时间使M10导通。当I_load出现突然的峰值时M10导通，流经M10的电流可能会非常大。在这种情况下，功率晶体管Mp1的栅极电压可能被上拉到VINHSD，因此可能会导致Mp1截止。

为了避免这种情况，高增益限流模块40可以进一步包括第二电压箝位模块。在一个实施例中，第二电压箝制模块可以是正向串联耦合在M10漏极和Mp1栅极之间的两个二极管D5和D6。这种结构可能有助于将Mp1的栅极电压箝位在至少为D5和D6上压降之和的水平。

在一个实施例中，在M7和M2之间可能耦合有NMOS晶体管M9，在I_ref2和M3之间可能耦合有NMOS晶体管M11，这两个晶体管M9和M11具有开关的功能，它们的栅极耦合到内部电源电压V3V_HSD。

在一个实施例中，限流电路100可以进一步包括耦合在功率晶体管Mp1的栅极和节点G1之间的电阻R3，以实现ESD保护，用来将内驱动块和功率晶体管Mp1的栅极分开。

本领域技术人员会容易理解，在保持本申请的范围内，可以改变材料和方法。还需理解的是，本申请还提供了许多可应用的创新性概念，而非用于描述实施例的特定上下文。相应地，所附的权利要求旨在将这样的过程、装置、产品、组合物、手段、方法或者步骤包括在它们的范围内。

Claims (10)

1.一种限制功率晶体管的输出电流的电路，其特征在于：

电流感应模块(20)，用来感应功率晶体管(Mp1)的输出电流(I_load)并产生与功率晶体管(Mp1)的输出电流(I_load)成比例的感应电流(I_M1)；

与所述电流感应模块(20)耦合的第一限流模块(30)，用于在所述功率晶体管(Mp1)的输出电流(I_load)的变化超过第一预定电流强度时，基于所述感应电流(I_M1)产生第一限制电流；和

与所述第一限流模块(30)和所述功率晶体管(Mp1)耦合的转换模块(50)，用于至少基于所述第一限制电流对所述功率晶体管(Mp1)的栅极电压进行控制。

2.如权利要求1所述的电路，其特征在于进一步包括与所述电流感应模块(20)耦合的第二限流模块(40)，用来在所述功率晶体管(Mp1)的输出电流(I_load)的变化超过第二预定的电流强度时，基于所述感应电流产生第二限制电流；

其中所述转换模块(50)与所述第二限流模块(40)耦合，用来至少基于所述第一和/或第二限制电流控制所述功率晶体管(Mp1)的栅极电压；

其中所述第二预定电流强度高于所述第一预定电流强度。

3.如权利要求2所述的电路，其特征在于所述第一和第二限流模块(30，40)经由第一电流镜(60)与所述电流感应模块(20)耦合，所述第一电流镜(60)包括用来接收所述感应电流(I_M1)的输入支路、与所述第一限流模块(30)耦合的第一输出支路和与所述第二限流模块(40)耦合的第二输出支路。

4.如权利要求1所述的电路，其特征在于所述转换模块(50)包括串联耦合的第一电阻(R₂)和第一电流源(I_ref1)，所述功率晶体管(Mp1)的栅极耦合在所述第一电阻(R2)和所述第一电流源(I_ref1)耦合在一起的节点之处；

其中所述第一限流模块(30)包括

第二电流镜，包括与所述第一电流镜(60)的第一输出支路耦合的输入支路，与所述第一电阻(R₂)并联耦合的输出支路，以及

与所述第二电流镜的输入支路并联耦合的第二电流源(I_ref3)；

其中所述第一预定电流强度至少由所述第二电流源(I_ref3)来确定。

5.如权利要求2所述的电路，其特征在于所述第二限流模块(40)包括与所述第一电流镜(60)的第二输出支路耦合的输入支路，和与所述第一电阻(R₂)并联耦合的输出支路；

其中所述第二限流模块(40)的输入支路包括至少第三电流源(I_ref2)，所述第二限流模块(40)的输出支路包括串联耦合在一起的第一晶体管(M10)和第一电压箝位模块；

其中所述第三电流源(I_ref2)耦合到所述第一晶体管(M10)的栅极；所述第二预定电流强度至少由所述第三电流源(I_ref2)来确定。

6.如权利要求4所述的电路，其特征在于所述第一限流模块(30)的输出支路进一步包括第二电压箝位模块。

7.如权利要求5或6所述的电路，其特征在于所述第一电压箝位模块包括正向地串联耦合在所述第一晶体管(M10)的漏极和所述功率晶体管(Mp1)的栅极之间的两个二极管(D1，D2)，所述第二电压箝位模块包括第二晶体管(Mp3)，其栅极和漏极一起耦合到所述功率晶体管(Mp1)的栅极。

8.如权利要求4所述的电路，其特征在于进一步包括耦合在所述功率晶体管(Mp1)的栅极和所述第一电阻(R2)之间的第二电阻(R3)。

9.根据权利要求1的电路，其特征在于进一步包括栅极与所述功率晶体管(Mp1)的栅极耦合在一起的第二功率晶体管(Mp2)，其用来与所述功率晶体管(Mp1)形成第三电流镜(70)。

10.如权利要求9所述的电路，其特征在于所述电流感应模块(20)包括与所述功率晶体管(Mp1)串联耦合的第一输入支路，与所述第二功率晶体管(Mp2)串联耦合的第二输入支路，耦合在所述第二功率晶体管(Mp2)和所述第一限流模块(30)之间的输出支路，和耦合在内部电源电压和所述第一限流模块(30)之间的第四电流源(I_b3)；

其中所述电流感应模块(20)的所述第一输入支路包括串联耦合的第三晶体管(M4)和第五电流源(I_b1)，所述电流感应模块(20)的第二输入支路包括串联耦合的第四晶体管(M5)和第六电流源(I_b2)，所述电流感应模块(20)的输出支路包括第五晶体管(M6)；

其中所述第三晶体管(M4)的栅极与所述第四晶体管(M5)的栅极一起耦合到所述第四晶体管(M5)的漏极，所述第三晶体管(M4)的漏极耦合到所述第五晶体管(M6)的栅极，所述第四电流源(I_b3)耦合到所述第五晶体管(M6)的漏极，并且进一步耦合到所述第一限流模块(30)上。

Images