CN203241672U

CN203241672U - 像素结构及液晶面板

Info

Publication number: CN203241672U
Application number: CN 201320299284
Authority: CN
Inventors: 王骁
Original assignee: BOE Technology Group Co Ltd; Beijing BOE Display Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Beijing BOE Display Technology Co Ltd
Priority date: 2013-05-28
Filing date: 2013-05-28
Publication date: 2013-10-16
Anticipated expiration: 2023-05-28

Abstract

本实用新型公开了一种像素结构及液晶面板，所述像素结构包括数据线、像素电极和栅线，还包括串联于像素电极与数据线之间的至少两个薄膜晶体管，所述至少两个薄膜晶体管的栅极均连接于所述栅线。所述液晶面板为包括上述像素结构的液晶面板，本实用新型的像素结构及液晶面板，通过利用两个级连的薄膜晶体管替代现有技术的单薄膜晶体管，有效地减小关态电流，改善残像问题，提高液晶面板显示质量。

Description

像素结构及液晶面板

技术领域

本实用新型涉及液晶显示技术领域，尤其涉及一种像素结构及液晶面板。

背景技术

随着液晶显示技术的飞速发展，液晶显示器已经成功应用于笔记本、监视器、电视等显示设备中。薄膜晶体管液晶显示器（TFT-LCD）是众多液晶显示器的一种。薄膜晶体管液晶显示器是指显示器的液晶面板上的每一液晶像素点都是由集成在其后的薄膜晶体管（TFT）来驱动，从而可以做到高速度、高亮度、高对比度地显示屏幕信息。

现有技术的TFT液晶面板的薄膜晶体管连接电路结构如图1所示，液晶面板的每个像素结构均包括数据线1、栅线2和像素电极3，所述数据线1和栅线2交叉部分处形成有薄膜晶体管9，薄膜晶体管9的栅极连接栅线2，源极连接数据线1，漏极连接像素电极3。上述电路结构的等效电路如图2所示，其中11为液晶电容C_lc，12为存储电容C_st。

当薄膜晶体管9反向偏置的时候，由于自由电子的存在，自由电子附着在有源层上，从而导致漏极和源极会流过微小的电流，这个电流叫做关态电流I_off，也习惯称为TFT像素结构的漏电流。在TFT像素结构设计时关态电流过大会引起一些问题，例如如果关态电流过大，对像素电压的保持特性带来一定的影响，当栅极关闭的时候保持电压损失过快，超过2个灰阶的时候，人眼就能分辨出变化，引起闪烁的现象；另一方面，如果关态电流过大，导致像素放电时残留的直流分量增加而引起电荷残留，从而产生残像。

实用新型内容

（一）要解决的技术问题

本实用新型要解决的技术问题是：提供一种能够有效减小关态电流，改善残像问题，提高液晶面板显示质量的像素结构及液晶面板。

（二）技术方案

为解决上述问题，本实用新型第一方面提供了一种像素结构，该像素结构除包括数据线、像素电极和栅线外，还包括串联于像素电极与数据线之间的至少两个薄膜晶体管，所述至少两个薄膜晶体管的栅极均连接于所述栅线。

在第一方面的第一种可能实现方式中，所述薄膜晶体管有两个，分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的源极相连，所述第一薄膜晶体管的源极与数据线相连，所述第二薄膜晶体管的漏极与像素电极相连。

在第一方面的第二种可能实现方式中，所述第一薄膜晶体管和第二薄膜晶体管在相同的工艺中同步形成。

在第一方面的第三种可能实现方式中，所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线均由源漏电极层形成，所述第一薄膜晶体管的有源层、所述第二薄膜晶体管的有源层均由半导体层形成，所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极、所述栅线均由栅线层形成。

在第一方面的第四种可能实现方式中，所述第一薄膜晶体管和第二薄膜晶体管为形状和尺寸相同的薄膜晶体管。

在第一方面的第五种可能实现方式中，所述第一薄膜晶体管和第二薄膜晶体管的位置与栅线或数据线的位置至少部分重叠。

在第一方面的第六种可能实现方式中，所述第一薄膜晶体管和第二薄膜晶体管的栅极由所述栅线构成，所述第一薄膜晶体管和第二薄膜晶体管的有源层和源极、漏极均形成于所述栅线上方。

在第一方面的第七种可能实现方式中，所述第一薄膜晶体管和第二薄膜晶体管的源极呈U形，漏极呈条状，并且源极的U形对漏极的一端形成半包围的布局。

在第一方面的第八种可能实现方式中，还包括连接各像素的公共电极的公共电极线。

第二方面，提供一种液晶面板，所述液晶面板的像素结构采用第一方面所述的像素结构，以提高液晶面板的显示质量。

（三）有益效果

本实用新型提出的像素结构和液晶面板，通过利用两个级连的薄膜晶体管替代现有技术的单薄膜晶体管，能够有效地减小关态电流，改善残像问题，提高液晶面板显示质量。

附图说明

图1为现有技术像素结构中薄膜晶体管连接电路结构示意图；

图2为现有技术像素结构中薄膜晶体管连接电路等效电路图；

图3为本实用新型的像素结构中双薄膜晶体管连接电路结构示意图；

图4为本实用新型的像素结构中双薄膜晶体管连接电路等效电路图；

图5为利用Smart Spice来仿真模拟单TFT电路的电路结构图；

图6为利用Smart Spice来仿真模拟双TFT电路的电路结构图。

具体实施方式

下面结合附图及实施例对本实用新型进行详细说明如下。

现有的薄膜晶体管液晶显示器（TFT-LCD）中的薄膜晶体管的主要参数有开启电流I_on、关态电流I_off、漏源电压V_ds、栅源电压V_gs和阈值电压V_TH等，其中I_on、I_off和V_TH对像素的影响比较大。其中开启电流I_on的计算公式如下：

I_{on} = \frac{W}{L} μ_{n} C_{SiNx} (V_{G} - V_{TH}) V_{D}

其中，W、L分别为薄膜晶体管的有源层所形成的通道宽度和长度，μ_n为等效电子迁移率，C_SiNx为薄膜晶体管的电容，V_TH为薄膜晶体管的阈值电压，V_G和V_D为薄膜晶体管的栅极和漏极相对于源极的电压。由上述公式可以看出，影响开启电流I_on的因素有通道宽度与长度的比值W/L、电子迁移率等。

而关态电流I_off的计算公式为：

I_{off} = q (n μ_{n} + ρ μ_{p}) \frac{W}{L} V_{D}

其中，q为电子电荷量，n为电子密度，μ_n为等效电子迁移率，ρ为空穴密度，μ_p为空穴迁移率，W、L分别为薄膜晶体管的有源层所形成的通道宽度和长度，V_D为薄膜晶体管的漏极相对于源极的电压。

由此可见，影响关态电流Ioff的因素有通道宽度与长度的比值W/L等。因此，在像素设计时可以通过调整薄膜晶体管宽长比W/L来调整Ion、Ioff的大小。

本实用新型第一方面提出的像素结构除包括数据线、像素电极和栅线外，还包括串联于像素电极与数据线之间的至少两个薄膜晶体管，所述至少两个薄膜晶体管的栅极均连接于所述栅线。上述技术方案通过利用两个级连的薄膜晶体管替代现有技术的单薄膜晶体管，有效地减小了关态电流，改善了残像问题。

具体地，如图3所示，本实用新型一个实施例的像素结构除包括数据线1、像素电极3和栅线2外，还包括第一薄膜晶体管5和第二薄膜晶体管4，所述第一薄膜晶体管5的漏极与所述第二薄膜晶体管4的源极相连，所述第一薄膜晶体管5的源极与数据线1相连，所述第二薄膜晶体管4的漏极通过过孔6与像素电极3相连。

图3所示的像素结构的等效电路如图4所示，其中11为液晶电容C_lc，12为存储电容C_st。从图4可以看出，本实用新型利用两个级连的薄膜晶体管取代现有技术的一个薄膜晶体管。此像素结构设计的优点在于，通过控制沟道长度让两个相同的薄膜晶体管级连，当栅线2开启的时候，两个薄膜晶体管同时打开，由于两个薄膜晶体管与一个薄膜晶体管的开启电流I_on大小一样，对数据线1的电压没有太大影响，而当栅线2关闭的时候，经过两个薄膜晶体管的反向偏置，大大减小了关态电流I_off，大大改善了残像问题，提高了液晶面板的显示品质。

所述第一薄膜晶体管5和第二薄膜晶体管4可以在相同的工艺中同步形成。

在本实用新型的一个实施例中，所述第一薄膜晶体管5的漏极和源极、所述第二薄膜晶体管4的漏极和源极、所述数据线1均由源漏电极层形成，所述第一薄膜晶体管5的有源层、所述第二薄膜晶体管4的有源层均由半导体层形成，所述第一薄膜晶体管5的栅极、所述第二薄膜晶体管4的栅极、所述栅线均由栅线层形成。

当然地，所述第一薄膜晶体管5和第二薄膜晶体管4为形状和尺寸相同的薄膜晶体管时，两薄膜晶体管的开启电流相同，在不改变开启电流的情况下减小关态电流，产生的效果最佳。

为了减小对像素结构的开口率的影响，可以采取如下手段：

一、所述第一薄膜晶体管和第二薄膜晶体管的栅极由所述栅线构成，所述第一薄膜晶体管和第二薄膜晶体管的有源层和源极、漏极均形成于所述栅线上方。

二、所述第一薄膜晶体管和第二薄膜晶体管的位置与栅线或数据线的位置至少部分重叠。

三、所述第一薄膜晶体管和第二薄膜晶体管的源极呈U形，漏极呈条状，并且源极的U形对漏极的一端形成半包围的布局。

当然地，本实用新型的像素结构还可以包括连接各像素的公共电极的公共电极线。

本实用新型的像素结构用于大尺寸的薄膜晶体管液晶显示器时，由于像素结构的大尺寸，即使级连两个薄膜晶体管也不会对像素结构的开口率产生较大影响，产生的技术效果最好。

作为对本实用新型提出的像素结构减小关态电流I_off的技术效果的进一步验证，本实用新型利用Smart Spice软件仿真模拟检验了单TFT电路和双TFT电路下对I_on和I_off的影响效果。其中，单TFT电路的模拟电路图如图5所示，双TFT电路的模拟电路图如图6所示，其中V_G为电源电压，得到的模拟结果如下：

一、I_on≈6uA时

当V_G=27V时：

单TFT电路中，W/L=68/9.8，I_on=5.981,

双TFT电路中，W/L=68/4.9，I_on=5.986；

当V_G=-8V时：

单TFT电路中，I_off=19.915pA；

双TFT电路中，I_off=10.307pA；

二、I_on≈7uA时

当V_G=27V时：

单TFT电路中，W/L=80/9.8，I_on=7.036；

双TFT电路中，W/L=68/4.9，I_on=7.042；

当V_G=-8V时：

单TFT电路中，I_off=23.429pA；

双TFT电路中，I_off=12.125pA；

由上述模拟结果可看出，通过调整沟道长度L可以使得双TFT与单TFT电路的开启电流I_on基本相同，关态电流I_off减小一半左右。

由模拟结果可看出，将两个相同的TFT设计在像素的栅线上，通过控制沟道长度L控制I_on大小相等，对像素结构的开口率影响不大，不影响正常液晶面板的显示，而且能实现I_off减小的效果。

从上述实施例及模拟实验可以看出，采用上述实施例的像素结构能够有效地减小关态电流，改善残像问题。进而，采用该像素结构的液晶面板的能够产生比普通液晶面板更好的显示效果。这里，所述液晶面板可以采用各种各样的显示模式，例如扭曲向列（TN）模式、垂直取向（VA）模式、平面内切换（IPS）模式、高级超维场切换（ADS）模式等。

此外，尽管上述具体实施例中，为了描述方便，而以薄膜晶体管的源极与数据线相连，而薄膜晶体管的漏极与像素电极相连为例进行了说明，然而，本领域的技术人员应当明白，对于薄膜晶体管，其源极和漏极有构成上的互换性，也可以将源极与像素电极相连而将漏极与数据线相连，这属于上述实施例的等同变换。

而且，尽管上述具体实施例中，以两个薄膜晶体管串联的情形进行了说明，然而，本实用新型不限于两个薄膜晶体管串联，还可以是更多个薄膜晶体管的串联。

以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。

Claims

1.一种像素结构，包括数据线、像素电极和栅线，其特征在于，还包括串联于像素电极与数据线之间的至少两个薄膜晶体管，所述至少两个薄膜晶体管的栅极均连接于所述栅线。

2.如权利要求1所述的像素结构，其特征在于，所述薄膜晶体管有两个，分别为第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的源极相连，所述第一薄膜晶体管的源极与数据线相连，所述第二薄膜晶体管的漏极与像素电极相连。

3.如权利要求2所述的像素结构，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管在相同的工艺中同步形成。

4.如权利要求2所述的像素结构，其特征在于，所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线均由源漏电极层形成，所述第一薄膜晶体管的有源层、所述第二薄膜晶体管的有源层均由半导体层形成，所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极、所述栅线均由栅线层形成。

5.如权利要求2所述的像素结构，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管为形状和尺寸相同的薄膜晶体管。

6.如权利要求2所述的像素结构，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管的位置与栅线或数据线的位置至少部分重叠。

7.如权利要求2所述的像素结构，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管的栅极由所述栅线构成，所述第一薄膜晶体管和第二薄膜晶体管的有源层和源极、漏极均形成于所述栅线上方。

8.如权利要求2所述的像素结构，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管的源极呈U形，漏极呈条状，并且源极的U形对漏极的一端形成半包围的布局。

9.如权利要求1所述的像素结构，其特征在于，还包括连接各像素的公共电极的公共电极线。

10.一种液晶面板，其特征在于，所述液晶面板的像素结构采用权利要求1-9任一所述的像素结构。