CN203192370U

CN203192370U - 像素电路及显示装置

Info

Publication number: CN203192370U
Application number: CN2013202286080U
Authority: CN
Inventors: 王颖
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2013-04-28
Filing date: 2013-04-28
Publication date: 2013-09-11
Anticipated expiration: 2023-04-28

Abstract

本实用新型提供一种像素电路及显示装置。所述像素电路包括：第一开关管，源极与数据信号端连接，栅极与第一控制信号端连接；第一电容，第一端与第一开关管的漏极连接；第二电容，第一端与第二电压信号端连接，第二端与第一电容的第二端连接；第三电容，第一端与第一控制信号端连接，第二端与驱动管的栅极连接；第二开关管，源极与驱动管的栅极连接，漏极与驱动管的漏极连接，栅极与第一控制信号端连接；以及包括第三、第四、第五和第六开关管。本实用新型像素电路用于对像素电路中的驱动管进行阈值电压均匀度的补偿，解决发光二极管发光亮度均匀性差的问题。

Description

像素电路及显示装置

技术领域

本实用新型涉及液晶显示技术领域，尤其是指一种像素电路及显示装置。

背景技术

有源矩阵有机发光二极管（Active Matrix/Organic Light Emitting Diode，AMOLED）显示作为新型的显示技术，与场效应薄膜管（Thin Film Transistor，TFT）液晶显示器（Liquid Crystal Display，LCD）相比，AMOLED不管在视角范围、画质、效能及成本上都有很多优势，在显示器制造领域有巨大的发展潜力。

有源发光二极管显示因为其发光亮度和提供给OLED器件的驱动电流的大小成正比，故为了实现最佳的显示效果，需要较大的驱动电流，而低温多晶硅（LTPS，Low Temperature Poly-silicon）背板技术由于可以提供较高的迁移率，是AMOLED显示背板技术的最佳选择，但是低温多晶硅技术固有的阈值电压漂移的问题，造成了像素电路产生的驱动电流的不均匀性，给显示亮度的均匀性提出了挑战。不同的驱动电压会产生不同的驱动电流，造成电流的一致性很差，亮度均匀性一直很差。

如图1所示的传统的2T1C电路，电路只包含两个TFT，T1为开关管，DTFT为像素驱动的驱动管，扫描线Scan开启开关管T1，数据电压Data对存储电容C充电，发光期间开关管T1关闭，电容上的存储的电压使驱动管DTFT保持导通，导通电流使OLED发光。要实现稳定显示，就要为OLED提供稳定电流。电压控制电路的优点是结构简单、电容充电速度快，但是缺点是驱动电流的线性控制困难，原因是低温多晶硅制程上使DTFT的V_th（阈值电压）的均匀性非常差，同时V_th（阈值电压）也有漂移，即便是同样工艺参数制造出来的不同TFT的V_th（阈值电压）也有较大差异，造成驱动发光电路的发光亮度均匀性很差和亮度衰减的问题。

实用新型内容

根据以上，本实用新型技术方案的目的是提供一种像素电路及显示装置，用于对像素电路中的驱动管进行V_th均匀度的补偿，解决发光二极管发光亮度均匀性差的问题。

本实用新型提供一种像素电路，所述像素电路包括：

发光器件，所述发光器件的第一端连接第一电压信号端；

用于驱动所述发光器件的驱动管；

第一开关管，所述第一开关管的源极与数据信号端连接，所述第一开关管的栅极与第一控制信号端连接；

第一电容，所述第一电容的第一端与所述第一开关管的漏极连接；

第二电容，所述第二电容的第一端与第二电压信号端连接，所述第二电容的第二端与所述第一电容的第二端连接；

第三电容，所述第三电容的第一端与所述第一控制信号端连接，所述第三电容的第二端与所述驱动管的栅极连接；

第二开关管，所述第二开关管的源极与所述驱动管的栅极连接，所述第二开关管的漏极与所述驱动管的漏极连接，所述第二开关管的栅极与所述第一控制信号端连接；

第三开关管，所述第三开关管的源极分别与所述驱动管的栅极和所述第一电容的第二端连接，所述第三开关管的漏极与第二控制信号端连接，所述第三开关管的栅极与第三控制信号端连接；

第四开关管，所述第四开关管的源极与所述驱动管的漏极连接，所述第四开关管的漏极与所述发光器件的第二端连接，所述第四开关管的栅极与第四控制信号端连接；

第五开关管，所述第五开关管的源极与所述第二电压信号端连接，所述第五开关管的漏极与所述驱动管的源极连接，所述第五开关管的栅极与所述第四控制信号端连接；

第六开关管，所述第六开关管的栅极与所述第一控制信号端连接，所述第六开关管的源极与所述第二电容的第二端连接，所述第六开关管的漏极与所述第五开关管的漏极连接。

优选地，上述所述的像素电路，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管和所述第六开关管分别为P型薄膜场效应管。

优选地，上述所述的像素电路，所述第二控制信号端接地连接。

优选地，上述所述的像素电路，所述发光器件为有机发光二极管，也可以为其它发光元件。

本实用新型还提供一种显示装置，包括上任一项所述的像素电路。

本实用新型具体实施例上述技术方案中的至少一个具有以下有益效果：

采用上述像素电路，使得在第二阶段的数据写入过程中，驱动管的电压值与数据写入信号的电压、第二控制信号端的电压、第一控制信号端的电压及驱动管的阈值电压有关，且由第二电容所保持；在第三阶段，驱动管工作在饱和区，且由于驱动管的栅极处的电压由第二电容所保持，使得驱动管的漏极电流与驱动管的阈值V_th无关，从而有效解决低温多晶硅薄膜管的阈值电压漂移造成的像素驱动电流的不均匀问题，确保显示亮度的均匀性。

附图说明

图1表示现有技术像素电路的电路结构示意图；

图2表示本实用新型具体实施例所述像素电路的连接结构示意图；

图3表示本实用新型具体实施例所述像素电路的控制信号时序图；

图4表示本实用新型所述像素电路在第一阶段t1的等效电路图；

图5表示本实用新型所述像素电路在第二阶段t2的等效电路图；

图6表示本实用新型所述像素电路在第三阶段t3的等效电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

本实用新型具体实施例所述像素电路，包括：

发光器件，所述发光器件的第一端连接第一电压信号端；

用于驱动所述发光器件的驱动管；

采用上述的像素电路的驱动方法，包括：

在第一阶段，所述第三开关管导通，所述第一开关管、所述第二开关管和所述第六开关管关断，所述驱动管的栅极为所述第二控制信号端输出的电压；

在第二阶段，所述第三开关管、所述第四开关管和所述第五开关管关断，所述第一开关管、所述第二开关管和所述第六开关管导通，所述数据信号端的输出电压传输至所述驱动管的栅极，且所述驱动管的栅极与漏极导通，所述驱动管形成二极管连接状态；

在第三阶段，所述第一开关管、所述第二开关管、所述第三开关管和所述第六开关管关断，所述第四开关管和所述第五开关管导通，所述驱动管的栅极处的电压由所述第二电容保持，所述驱动管处于饱和状态而导通，所述发光器件发光。

优选地，上述所述的像素电路及其驱动方法中，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管和所述第六开关管分别为P型薄膜场效应管。

其中，所述第二控制信号端在所述第一阶段、所述第二阶段和所述第三阶段均接地连接。在所述第一阶段，所述第一控制信号端和所述数据信号端分别输出高电平，所述第三控制信号端和所述第四控制信号端分别输出低电平；在所述第二阶段，所述第三控制信号端和所述第四控制信号端分别输出高电平，所述第一控制信号端和所述数据信号端输出低电平；在所述第三阶段，所述第一控制信号端、所述第三控制信号端和所述数据信号端输出高电平，所述第四控制信号端输出低电平。

采用上述的像素电路及驱动方法，使得在第二阶段的数据写入过程中，驱动管的电压值与数据写入信号的电压、第二控制信号端的电压、第一控制信号端的电压及驱动管的阈值电压有关，且由第二电容所保持；在第三阶段，驱动管工作在饱和区，且由于驱动管的栅极处的电压由第二电容所保持，使得驱动管的漏极电流与驱动管的阈值V_th无关，从而有效解决低温多晶硅薄膜管的阈值电压漂移造成的像素驱动电流的不均匀问题，确保显示亮度的均匀性。

以下将对本实用新型所述像素电路的具体结构进行详细描述。

如图2所示为本实用新型所述像素电路的结构示意图。参阅图2所示，本实施例的像素电路结构含有7个TFT（Thin Film Transistor，薄膜场效应管）和3个电容C，其中，7个TFT皆为P沟道管，其中T1～T6为开关管，DTFT为驱动管。此外本实施例使用了第一控制信号端S_Gate、第二控制信号端S_Ref、第三控制信号端S_Reset、第四控制信号端S_EM，一个数据信号端S_Data，和第一电压信号端、第二电压信号端，其中，第一电压信号端输出的信号为V_DD、第二电压信号端输出的信号为V_SS，控制信号端S_Gate、S_Ref和数据信号端S_data输出的电压分别为V_Gate、V_Ref和V_Data。

如图2所示，在第一电压信号端和第二电压信号端之间依次串接有第五开关管T5、驱动管DTFT、第四开关管T4和发光器件OLED，其中第五开关管T5的栅极与第四控制信号端S_EM连接，用于响应该第四控制信号端S_EM输出的电压，断开或导通第二电压信号端与驱动管DTFT的源极之间的连接；第四开关管T4的栅极也与第四控制信号端S_EM连接，用于响应该第四控制信号端S_EM输出的电压，断开或导通驱动管DTFT的漏极与发光器件OLED之间的连接。

此外，在图2所示的像素电路中，还包括:

依次串联设置在驱动管DTFT的源极与数据信号端S_Data之间的第六开关管T6、第一电容C1和第一开关管T1，其中第六开关管T6和第一开关管T1的栅极分别与第一控制信号端S_Gate连接，分别响应该第一控制信号端S_Gate输出的电压而断开或导通。具体地第六开关管T6的源极与驱动管DTFT的源极连接，第六开关管T6的漏极与第一电容C1的第二端连接，如图2所示，同时第六开关管T6的源极还与第二电容C2的第二端连接，第六开关管T6的漏极还与第五开关管T5的漏极连接；第一开关管T1的漏极与第一电容C1的第一端连接，第一开关管T1的源极与数据信号端S_Data连接；

第二电容C2，第一端与第二电压信号端连接，第二端与第一电容C1的第二端连接；

第三电容C3，第一端与第一控制信号端S_Gate连接，第二端与驱动管DTFT的栅极连接；

第二开关管T2，所述第二开关管T2的源极与驱动管DTFT的栅极连接，第二开关管T2的漏极与驱动管DTFT的漏极连接，第二开关管T2的栅极与第一控制信号端S_Gate连接，用于响应该第一控制信号端S_Gate输出的电压，使驱动管DTFT的栅极与漏极断开或导通；

第三开关管T3，所述第三开关管T3的源极分别与驱动管DTFT的栅极和第一电容C1的第二端连接，所述第三开关管T3的漏极与第二控制信号端S_Ref连接，所述第三开关管T3的栅极与第三控制信号端S_Reset连接。

具体地，上述的第二控制信号端S_Ref可以接地连接，也即输出电压V_Ref为零；而第一控制信号端S_Gate输出显示面板的行扫描信号。

以下结合图3、图4至图6对本实用新型上述结构的像素电路的工作过程进行详细描述。其中图3为图2所示像素电路的控制信号时序图；图4至图6分别为像素电路在第一阶段t1、第二阶段t2和第三阶段t3的等效电路图。

图3所示的第一阶段t1，为像素电路的初始化阶段。其中第三控制信号端S_Reset输入低电平，使第三开关管T3响应该第三控制信号端S_Reset输出的低电压而导通，将第二控制信号端S_Ref输出的电压写入A点（也即驱动管的栅极处），也即第三开关管T3与第三电容C3第二端的连接端点；此时第一电容C1第二端和第三电容C3第二端的电压也分别为第二控制信号端S_Ref输出的电压值V_Ref，完成像素状态的初始化。同时，在第一阶段t1，第一控制信号端S_Gate、第四控制信号端S_EM和数据信号端S_Date输出高电平，第一开关管T1、第二开关管T2、第五开关管和第六开关管T6断开。

图3所示的第二阶段t2，为像素数据的写入阶段。在该第二阶段t2，第三控制信号端S_Reset输出的电压从低电平跳变为高电平，第三开关管T3关闭，第二控制信号端S_Ref输出的电压值V_Ref由第二电容C2保持。

同时，通过数据信号端S_Data输入数据，数据信号端S_Data输出的电压处于低电平，输出行扫描信号的第一控制信号端S_Gate也处于低电平而使控制信号有效，第一开关管T1导通，数据信号端S_Data输出的电压写入该像素电路，则此时驱动管DTFT栅极处A点的电压为（V_Data+V_Ref+V_Gate）。

同时由于第一控制信号端S_Gate有效，使得第二开关管T2响应该控制信号端S_Gate输出的电压而导通，则此时驱动管DTFT栅极和漏极相连，形成一个二极管连接状态，而驱动管的阈值电压V_th被记录下来且由第二电容C2保持。综合考虑，此时A点电压，即驱动管DTFT栅极的电压为（V_Data+V_Ref+V_Gate－V_th），且该电压由第二电容C2存储。

此外第二阶段t2时，第四控制信号端S_EM输出的信号为高电平，确保第四开关管T4关闭，则数据写入像素这一动作，并不会对发光器件OLED的发光状态产生影响，避免了显示的闪烁。同时第四控制信号端S_EM输出的信号为高电平也保证了第五开关管T5关闭，确保了此时驱动管DTFT的源极和第二电压信号端断开，从而避免了由于驱动管DTFT的漏电而间接影响驱动管DTFT栅极电压的不良影响，这是因为此时驱动管DTFT二极管状态的存在，使得驱动管DTFT源极与漏极之间的漏电直接引入到栅极端，从而对于驱动管DTFT的漏极电流，即发光器件OLED的驱动电流会造成影响。另一方面，为了避免驱动管DTFT的源极浮空，在第一控制信号端S_Gate输出信号的控制下，第六开关管T6打开，将A点的电压引至驱动管DTFT的源极，再次情况下，即使存在驱动管DTFT的漏电现象，也不会对驱动管DTFT的栅极电压造成影响，从而影响驱动管DTFT的漏电流。

图3所示的第三阶段t3，为发光器件OLED的发光阶段。在该第三阶段t3，第三控制信号端S_Reset输出的信号仍旧处于高电平，第三开关管T3关闭；同时数据信号端S_data停止写入数据，为高电平；第一控制信号端S_Gate跳变为高电平，第一开关管T1、第二开关管T2和第六开关管T6关闭，驱动管DTFT栅极处A点的电压（V_Data+V_Ref+V_Gate－V_th）由第二电容C2所保持，该电压确保驱动管DTFT工作在饱和区。同时第四控制信号端S_EM输出的信号处于低电平，使第四开关管T4和第五开关管T5导通，确保发光器件OLED发光显示。则此时驱动管DTFT的漏极电流Id为：

Id = \frac{1}{2} μCox (W / L) {(| V_{{gs,}_{DTFT}} | - | V_{th} |)}^{2}

= \frac{1}{2} μCox (W / L) {[V_{DD} - (V_{Data} + V_{Ref} + V_{Gate} - V_{th}) - V_{th}]}^{2}

= \frac{1}{2} μCox (W / L) {(V_{DD} - V_{Data} - V_{Gate} - V_{Ref})}^{2}

其中：

为驱动管DTFT栅源极之间的电压；μ为驱动管的迁移率，Cox(WL)为栅极绝缘层的电容，W薄膜管的沟道宽度，L薄膜管的沟道长度。

根据上述公式可以看出，驱动管DTFT的漏极电流^Id与阈值电压V_th无关，则驱动管DTFT的阈值电压V_th的漂移，不会对驱动管DTFT的漏极电流，即像素电路的驱动电流产生影响。

另外，优选地，V_Ref接地连接，起到对A点电位的复位作用，同时如果在第二电压信号端有导线电阻或寄生电阻引起的电压降，即IR drop，则对V_Ref的数值可以进行调整，使其能与IR drop引起的电压降互相抵消，则此时，该像素电路结构还可以补偿电源的IR drop引起的像素电流波动的问题。

另外，该像素电路引入第三电容C3，从而可以将A点电位，即驱动管DTFT的栅极电位升高，从而提供更大的驱动电流，且由于栅极电压的增大，使得驱动管DTFT的响应速度也相应变快。该第三电容C3的电容值非常小，为10E-2pF量级，占用的版图面积较小，不影响整体的像素版图面积。

根据以上，本实用新型具体实施例所述像素电路及其驱动方法，不但能够对驱动管进行V_th均匀度的补偿，解决发光二极管发光亮度均匀性差的问题，而且能够解决补偿电源的IR drop引起的像素波动问题，同时也使得驱动管DTFT的响应速度变快。

本发明实施例中提供的像素电路中的所有开关管和晶体管均为P型薄膜场效应管，可选地，所有开关管和晶体管也可以为N型薄膜场效应管，但是第一电压信号端输出电压为VDD，第二电压信号端输出电压为VSS，有机发光二极管的位置也要发生变化，有机发光二极管的第一端与第二电压信号端连接，有机发光二极管的第二端连接第五开关管的源极，所有开关管为高电平导通，所有控制信号端输出的电压信号作相应调整即可，具体的工作原理与上述类似，不再赘述。

需要说明的是，本发明中提到的开关管不限定为具有栅极、源极和漏极的薄膜场效应晶体管，只要能起到与薄膜场效应晶体管功能相同的开关元件都可以，而且对于液晶显示领域的管来说，漏极和源极没有明确的区别，因此本发明实施例中所提到的管的源极可以为管的漏极，管的漏极也可以为管的源极。同时，电容的第一端和第二端也没有明确的区分，只是为了清楚的描述电容的连接关系。

本实用新型另一方面还提供一种具有上述像素电路的显示装置，该显示装置所具备的像素电路如上详细描述，在引不再赘述。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims

1.一种像素电路，其特征在于，所述像素电路包括：

发光器件，所述发光器件的第一端连接第一电压信号端；

用于驱动所述发光器件的驱动管；

2.如权利要求1所述的像素电路，其特征在于，所述驱动管、所述第一开关管、所述第二开关管、所述第三开关管、所述第四开关管、所述第五开关管和所述第六开关管分别为P型薄膜场效应管。

3.如权利要求1所述的像素电路，其特征在于，所述第二控制信号端接地连接。

4.如权利要求1所述的像素电路，其特征在于，所述发光器件为有机发光二极管。

5.一种显示装置，其特征在于，包括如权利要求1至4任一项所述的像素电路。