CN202996823U - 一种再布线面阵排列fcqfn封装器件 - Google Patents

一种再布线面阵排列fcqfn封装器件 Download PDF

Info

Publication number
CN202996823U
CN202996823U CN 201220700838 CN201220700838U CN202996823U CN 202996823 U CN202996823 U CN 202996823U CN 201220700838 CN201220700838 CN 201220700838 CN 201220700838 U CN201220700838 U CN 201220700838U CN 202996823 U CN202996823 U CN 202996823U
Authority
CN
China
Prior art keywords
pin
material layer
packaging
metal material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220700838
Other languages
English (en)
Inventor
秦飞
夏国峰
安彤
刘程艳
武伟
朱文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN 201220700838 priority Critical patent/CN202996823U/zh
Application granted granted Critical
Publication of CN202996823U publication Critical patent/CN202996823U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种再布线面阵排列FCQFN封装器件。该器件包括：引脚在封装器件中呈面阵排列；绝缘填充材料配置于引脚与引脚之间；第一金属材料层通过再布线层实现与引脚的连接；IC芯片通过焊接材料倒装焊接于第一金属材料层；第二金属材料层配置于引脚的下表面；塑封材料包覆密封上述IC芯片、焊接材料、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。制造形成的再布线面阵排列FCQFN具有小的尺寸、高的I/O密度、低的制造成本和良好的可靠性。

Description

一种再布线面阵排列FCQFN封装器件
技术领域
本实用新型涉及QFN元器件制造技术领域，尤其涉及到具有高I/O密度的四边扁平无引脚封装件。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN（Quad Flat Non—lead Package）封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。
由于IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的封装器件的I/O引脚数也相应增加，但是传统的QFN封装件器件的引脚围绕芯片载体周边呈单圈排列，限制了I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要，因此出现了呈多圈引脚排列的QFN封装器件，其中引脚围绕芯片载体呈多圈排列，显著提高了封装器件的I/O引脚数。
图1A和图1B分别为具有多圈引脚排列的QFN封装器件的背面示意图和沿I-í剖面的剖面示意图。该多圈引脚排列的QFN封装结构包括芯片载体11，围绕芯片载体11呈三圈排列的引脚12，塑封材料13，焊接材料14，IC芯片15，金属导线16。IC芯片15通过焊接材料14固定在芯片载体12上，IC芯片15与四周排列的引脚12通过金属导线16实现电气连接，塑封材料13对IC芯片15、金属导线16、芯片载体11和引脚12进行包封以达到保护和支撑的作用，引脚12裸露在塑封材料13的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体11通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片15产生的热量。
与传统的单圈引脚排列的QFN封装器件相比，多圈引脚排列的QFN封装器件具有更高的引脚数量，满足了IC集成度越来越高的要求。然而，为了提高QFN封装器件的I/O数量，需要更多的区域放置多个引脚，因此需要增大QFN封装器件的尺寸，这与封装器件小型化的要求是相悖的，而且随着封装尺寸增大，芯片与引脚之间的距离会增加，导致金属导线，如金（Au）线的使用量增加，增加了制造成本，过长的金属导线在注塑工艺过程中极易引起金属导线的塌陷、冲线以及交线等问题，影响了封装器件的良率和可靠性的提升。因此，为了突破现有的多圈引脚排列QFN封装器件的尺寸过大的瓶颈、解决上述良率和可靠性问题和降低制造成本，急需研发一种小尺寸、高可靠性、低成本、高I/O密度的QFN封装器件及其制造方法。
实用新型内容
本实用新型提供了一种再布线的面阵排列四边扁平无引脚倒装芯片（Flip Chip Quad Flat Non—lead Package，FCQFN）封装器件及其制造方法，以达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。
为了实现上述目的，本实用新型采用下述技术方案：
一种再布线面阵排列FCQFN封装器件，其特征在于，包括：
引脚在封装器件中呈面阵排列；
绝缘填充材料配置于引脚与引脚之间；
第一金属材料层通过再布线层实现与引脚的连接；
IC芯片通过焊接材料倒装焊接于第一金属材料层；
第二金属材料层配置于引脚的下表面；
塑封材料包覆密封上述IC芯片、焊接材料、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
基于上述，根据本实用新型，制造形成的再布线面阵排列FCQFN封装器件的引脚无需基于事先制作成型的引线框架结构，即无需依靠传统的引线框架提供机械支撑和连接，而是在封装工艺过程中，首先采用具有制作精度高、控制性强等特点的蚀刻方法、或者采用具有制作精度高、平整度好、控制性强等特点的电镀方法制作呈面阵排列的引脚，然后在引脚之间的凹槽中配置绝缘填充材料，接着依次采用具有制作精度高、平整度好、控制性强等特点的化学镀和电镀方法制作再布线层，在IC芯片倒装焊接后进行塑封工艺，最后采用具有成本低、平整度好等特点的机械磨削方法、或者采用具有制作精度高、控制性强等特点的蚀刻方法整体减薄金属基材的厚度，形成独立的芯片载体和引脚。本实用新型采用的再布线层可使封装器件的尺寸大幅减小，采用倒装焊接技术取代金属导线键合技术，可实现与IC芯片下方的引脚的连接，减少了封装的工艺步骤，降低了制造成本，避免了注塑工艺过程中金属导线的塌陷、冲线以及交线等问题，提升了封装器件的良率和可靠性，并显著提升了封装的I/O数。本实用新型采用二次包封方法，即采用绝缘填充材料和塑封材料进行二次包覆密封，其中绝缘填充材料配置于再布线层下方，再布线层以上的区域采用塑封材料进行包覆密封，该填充、包覆结构特征可实现封装的无空洞包封，消除因包封不完全产生的气泡、空洞等缺陷，在塑封完成后，通过蚀刻或者机械磨削方法实现独立的引脚。本实用新型制造形成的小面积尺寸的引脚能够有效防止表面贴装时桥连现象的发生，引脚的表面和再布线层上配置的金属材料层分别能够有效提高倒装焊接质量和表面贴装质量，而且引脚的排列方式不限，可以为平行排列，也可以为交错排列，所有引脚无需延伸至封装体一侧。
下文特举实施例，并配合附图对本实用新型的上述特征和优点做详细说明。
附图说明
图1A为多圈引脚排列的QFN封装器件的背面示意图；
图1B为沿图1A中的I-í剖面的剖面示意图；
图2A为根据本实用新型的实施例绘制的再布线面阵排列FCQFN封装器件的背面示意图；
图2B为根据本实用新型的实施例绘制的再布线面阵排列FCQFN封装器件的正面示意图；
图2C为沿图2B中的I-I剖面的剖面示意图；
图3A至图3L为根据本实用新型的实施例绘制的再布线面阵排列FCQFN封装器件的制造流程剖面示意图，所有剖面示意图都为沿图2C剖面所示的剖面示意图。
图中标号：100.多圈引脚排列的QFN封装器件，11.芯片载体，12.引脚，13.塑封材料，14.焊接材料，15.IC芯片，16.金属导线，200.再布线面阵排列FCQFN封装器件，20.金属基材，20a.金属基材上表面，20b.金属基材下表面，21.掩膜材料层，22.引脚，23.凹槽，24.绝缘填充材料，25.再布线层，26.第一金属材料层，27.焊接材料，28.IC芯片，29.塑封材料，30.第二金属材料层。
具体实施方式
本实用新型的制作方法，包括以下步骤：
步骤1：采用曝光显影方法，在金属基材上表面形成具有窗口的掩膜材料层。
步骤2：以具有窗口的掩膜材料层作为抗蚀层，对金属基材上表面进行蚀刻，形成芯引脚和凹槽；或者，以具有窗口的掩膜材料层作为抗镀层，对金属基材上表面进行电镀，形成引脚和凹槽。
步骤3：移除配置于金属基材上表面的掩膜材料层。
步骤4：采用注塑或者丝网印刷方法在引脚之间的凹槽中配置绝缘填充材料。
步骤5：采用曝光显影方法，在绝缘填充材料和引脚的表面位置制作具有窗口的掩膜材料层。
步骤6：依次采用化学镀和电镀方法在掩膜材料层的窗口中制作再布线层。
步骤7：移除配置于绝缘填充材料和引脚表面的掩膜材料层。
步骤8：采用电镀或化学镀方法在再布线层的表面配置第一金属材料层。
步骤9：通过焊接材料将IC芯片倒装焊接在再布线层配置的金属材料层。
步骤10：采用注塑方法用塑封材料包覆密封IC芯片、焊接材料、再布线层和第一金属材料层，塑封后进行烘烤后固化。
步骤11：根据所选塑封材料的后固化要求进行后固化。
步骤13：采用机械磨削方法或者蚀刻方法对金属基材进行减薄，形成独立的引脚。
步骤14：采用化学镀方法在引脚的表面制作第二金属材料层。
步骤15：切割分离产品，形成独立的单个封装件。
根据本实用新型的实施例，在对金属基材进行减薄前，形成的面阵排列的引脚与金属基材相连。
根据本实用新型的实施例，采用机械磨削方法或者蚀刻方法对金属基材进行减薄，实现独立的面阵排列的引脚。
根据本实用新型的实施例，采用绝缘填充材料和塑封材料进行二次包覆密封形成封装器件。
根据本实用新型的实施例，IC芯片倒装焊接在再布线层配置的第一金属材料层。
下面结合附图对本实用新型进行详细说明：
图2A为根据本实用新型的实施例绘制的引脚横截面为矩形，且引脚排列方式为平行排列的再布线面阵排列FCQFN封装器件的背面示意图。
参照上述图2A可以看出，在本实施例中，第二金属材料层30配置于再布线面阵排列FCQFN封装器件200中呈面阵排列的引脚22表面，引脚22的排列方式为平行排列，引脚22的横截面为矩形，在再布线面阵排列FCQFN封装器件200中配置有绝缘填充材料24。本实施例中，引脚22的排列方式不限定为平行排列，可以为其他排列方式，引脚22的横截面形状不限定为矩形，可以为圆形。
图2B为根据本实用新型的实施例绘制的引脚横截面为矩形，且引脚排列方式为平行排列的再布线面阵排列FCQFN封装器件的正面示意图。
参照上述图2B可以看出，为了清楚的显示再布线面阵排列FCQFN封装器件200的内部结构，特将焊接材料27、IC芯片28和塑封材料29省去。在本实施例中，绝缘填充材料24配置于引脚22之间，且配置于再布线层25的下方，第一金属材料层26配置于再布线层25的表面。
图2C为沿图2B中的I-I剖面的剖面示意图。结合图2A、2B，参照图2C，在本实施例中，再布线面阵排列FCQFN封装器件200包括呈面阵排列的引脚22、绝缘填充材料24、再布线层25、第一金属材料层26、焊接材料27、IC芯片28、塑封材料29以及第二金属材料层30。
引脚22呈面阵排列，其横截面形状呈圆形或者矩形。绝缘填充材料24配置于引脚22的之间，且配置于再布线层25下方，再布线层25以上的区域采用塑封材料29进行包覆密封。第一金属材料层26配置于再布线层25的表面。第二金属材料层30配置于引脚22的表面。IC芯片28通过焊接材料27倒装焊接在再布线层25配置的第一金属材料层26，实现电气互联。塑封材料29对再布线面阵排列FCQFN封装器件200起到支撑与保护的作用。
下面将以图3A至图3L来详细说明再布线面阵排列FCQFN封装器件的制造流程。
图3A至图3L为根据本实用新型的实施例绘制的再布线面阵排列FCQFN封装器件的制造流程剖面示意图，所有剖面示意图都为沿图2C剖面所示的剖面示意图。
请参照图3A，提供具有上表面20a和相对于上表面20a的下表面20b的金属基材20，金属基材20的材料可以是铜、铜合金、铁、铁合金、镍、镍合金以及其他适用于制作引脚的金属材料，优先选择铜或者铜合金材料。金属基材20的厚度范围为0.1mm-0.3mm。对金属基材20的上表面20a和下表面20b进行清洗和预处理，例如用等离子水去油污、灰尘等，以实现金属基材20的上表面20a和下表面20b清洁的目的。
请参照图3B，在金属基材20的上表面20a上通过曝光显影方法制作具有窗口的掩膜材料层21，这里所述的窗口是指没有被掩膜材料层21覆盖的金属基材20的部分区域，掩膜材料层21保护被其覆盖的金属基材20的部分区域。掩膜材料层21要求与金属基材20结合牢固，具有热稳定性，作为抗蚀、抗镀层，具有抗蚀刻性和抗镀性。对于曝光显影制作方法，首先在金属基材20的上表面20a涂布光致湿膜，涂布方法可以是幕帘涂布、滚涂与喷涂等，或者在金属基材20的上表面20a粘贴光致干膜，然后再将其曝露于某种光源下，如紫外光、电子束或X-射线，利用光致湿膜和光致干膜等化学感光材料的光敏特性，对光致湿膜或光致干膜进行选择性的曝光，以把掩膜版图形复印到光致湿膜或光致干膜上，经使用显影液进行显影工艺后最终在金属基材20的上表面20a上形成掩膜材料层21。
请参照图3C，采用蚀刻方法制作引脚22和凹槽23。以具有窗口的掩膜材料层21作为抗蚀层，选用仅蚀刻金属基材20的蚀刻液，采用喷淋方式对金属基材上表面20a进行蚀刻，形成引脚22和凹槽23，蚀刻液的喷淋方式优先采用上喷淋方式，并且在蚀刻液中加入少量的有机物，以减少蚀刻液对金属基材20的侧蚀效应，由于掩膜材料层21是具有光敏特性的湿膜或者干膜等聚合物材料，耐酸性不耐碱性，作为蚀刻的抗蚀层，蚀刻液优先选择酸性蚀刻液，如酸性氯化铜蚀刻液、氯化铁蚀刻液，以减少蚀刻液对掩膜材料层21的破坏作用。除了蚀刻方法外，可以采用电镀方法制作引脚22和凹槽23，在该方法中，以具有窗口的掩膜材料层21作为抗镀层，对金属基材上表面20a进行电镀，形成引脚22和凹槽23。经蚀刻方法或者电镀方法制作的引脚22的材料是铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)等金属材料及其合金，且允许由不同的金属材料组成，优先选择铜或者铜合金作为引脚22的材料，形成的引脚22的厚度范围为0.03mm-0.15mm。
请参照图3D，将金属基材20的上表面20a上的掩膜材料层21移除，在本实施例中的移除方法可以是化学反应方法和机械方法，化学反应方法是选用可溶性的碱性溶液，例如氢氧化钾（KOH）、氢氧化钠（NaOH），采用喷淋等方式与金属基材20的上表面20a上的掩膜材料层21进行化学反应，将其溶解从而达到移除的效果，也可选择有机去膜液将掩膜材料层21移除，移除掩膜材料层21后，金属基材20上仅存在引脚22，在引脚22之间形成凹槽23，形成的面阵排列的引脚22与金属基材20相连。
请参照图3E，采用注塑或者丝网印刷方法在引脚22之间的凹槽23中配置绝缘填充材料24。在本实施例中，绝缘填充材料24是热固性塑封材料、塞孔树脂、油墨以及阻焊绿油等绝缘材料，绝缘填充材料24具有足够的耐酸、耐碱性，以保证后续的工艺不会对已形成绝缘填充材料24造成破坏，填充后固化形成适当硬度的绝缘填充材料24，对于光固化绝缘填充材料24需要进行紫外线曝光，硬化后的绝缘填充材料24具有一定强度，与引脚22具有相互锁定的效果，用机械研磨方法或者化学处理方法去除过多的绝缘填充材料24，以消除绝缘填充材料24的溢料，对于感光型阻焊绿油等绝缘填充材料24，通过显影方法去除溢料。
请参照图3F，依次采用化学镀和电镀方法在绝缘填充材料24和引脚22的表面位置制作再布线层25。首先，在绝缘填充材料24和引脚22的表面位置通过曝光显影方法制作具有窗口的掩膜材料层，这里所述的窗口是指没有被掩膜材料层覆盖的部分区域，在后续的工艺中，将在该窗口中制作再布线层25。然后，在掩膜材料层的窗口中依次采用化学镀方法和电镀方法形成具有一定厚度的再布线层25，再布线层25的材料是铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)等金属材料及其合金，且允许由不同的金属材料组成，优先选择铜或者铜合金作为再布线层25的材料，并可以与引脚22为相同的材料，经化学镀和电镀方法形成的再布线层25的厚度范围为0.02mm-0.15mm。最后，将掩膜材料层移除，在本实施例中的移除方法可以是化学反应方法和机械方法，化学反应方法是选用可溶性的碱性溶液，例如氢氧化钾（KOH）、氢氧化钠（NaOH），采用喷淋等方式与掩膜材料层进行化学反应，将其溶解从而达到移除的效果，也可选择有机去膜液将掩膜材料层移除。制作形成的再布线层25将引脚22延伸至封装器件200的内部，可使封装器件200的尺寸大幅减小，缩短了引线键合的距离，减少了金属导线29的使用量，可实现与IC芯片下方的引脚的连接，降低了制造成本，解决了注塑工艺过程中金属导线29的塌陷、冲线以及交线等问题，提升了封装器件的良率和可靠性，而且还显著的提高了封装器件200的I/O数。
请参照图3G，采用电镀或者化学镀方法在再布线层25的表面制作第一金属材料层26。第一金属材料层26的材料是镍(Ni)、钯(Pd)、金(Au)、银(Ag)、锡(Sn)等金属材料及其合金。第一金属材料层26的厚度范围为0.002mm-0.03mm。在本实施例中，第一金属材料层26例如是镍-钯-金镀层，外面的金镀层和中间的钯镀层是保证在引线键合工艺中金属导线29的可键合性和键合质量，里面的镍镀层是作为扩散阻挡层以防止由元素扩散-化学反应引起的过厚共晶化合物的生成，过厚的共晶化合物影响表面贴装焊接区域的可靠性。
请参照图3H，采用回流焊或者热压焊方法将IC芯片28通过焊接材料27倒装焊接在再布线层25配置的第一金属材料层26。在本实施例中，焊接材料27可以是无铅焊料、金属凸点等材料。。
请参照图3I，采用注塑方法，通过高温加热，用低吸水率、低应力的环保型塑封材料29包覆密封IC芯片28、焊接材料27、再布线层25和第一金属材料层26。在本实施例中，塑封材料29可以是热固性聚合物等材料，所填充的绝缘填充材料24具有与塑封材料29相似的物理性质，例如热膨胀系数，以减少由热失配引起的产品失效，提高产品的可靠性，绝缘填充材料24与塑封材料29可以是同一种材料。塑封后进行烘烤后固化，待后固化后，对封装器件产品阵列进行激光打印。
请参照图3J，采用机械磨削方法或者蚀刻方法对金属基材20从下表面20b进行减薄，直至暴露出绝缘填充材料24，形成独立的引脚22。在机械磨削方法中，依次对金属基材20的下表面20b进行粗磨、细磨和精磨，在磨削的过程中，可适当添加化学药水，结合化学蚀刻方法以提升机械磨削的质量。在蚀刻方法中，选用仅蚀刻金属基材20的蚀刻液，采用喷淋方式对金属基材20下表面20b进行整体蚀刻。
请参照图3K，采用化学镀方法在引脚22的表面制作第二金属材料层30。第二金属材料层30的材料是镍(Ni)、钯(Pd)、金(Au)、银(Ag)、锡(Sn)等金属材料及其合金。第二金属材料层30的厚度范围为0.002mm-0.03mm。在本实施例中，第二金属材料层30例如是镍-钯-金镀层，外面的金镀层和中间的钯镀层是保证焊料在引脚22的可浸润性，提高封装体在PCB等电路板上表面贴装的质量，里面的镍镀层是作为扩散阻挡层以防止由元素扩散-化学反应引起的过厚共晶化合物的生成，过厚的共晶化合物影响表面贴装焊接区域的可靠性。
请参照图3L，切割再布线面阵排列FCQFN封装器件200的产品阵列，彻底切割分离绝缘填充材料24和塑封材料29形成单个再布线面阵排列FCQFN封装器件200，在本实施例中，单个产品分离方法是刀片切割、激光切割或者水刀切割等方法，且仅切割绝缘填充材料24和塑封材料29，不切割金属材料，图3L中仅绘制出切割分离后的2个再布线面阵排列FCQFN封装器件200。
对本实用新型的实施例的描述是出于有效说明和描述本实用新型的目的，并非用以限定本实用新型，任何所属本领域的技术人员应当理解：在不脱离本实用新型的实用新型构思和范围的条件下，可对上述实施例进行变化。故本实用新型并不限定于所披露的具体实施例，而是覆盖权利要求所定义的本实用新型的实质和范围内的修改。

Claims (1)

1.一种再布线面阵排列FCQFN封装器件，其特征在于，包括：
引脚在封装器件中呈面阵排列；
绝缘填充材料配置于引脚与引脚之间；
第一金属材料层通过再布线层实现与引脚的连接；
IC芯片通过焊接材料倒装焊接于第一金属材料层；
第二金属材料层配置于引脚的下表面；
塑封材料包覆密封上述IC芯片、焊接材料、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
CN 201220700838 2012-12-17 2012-12-17 一种再布线面阵排列fcqfn封装器件 Expired - Fee Related CN202996823U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220700838 CN202996823U (zh) 2012-12-17 2012-12-17 一种再布线面阵排列fcqfn封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220700838 CN202996823U (zh) 2012-12-17 2012-12-17 一种再布线面阵排列fcqfn封装器件

Publications (1)

Publication Number Publication Date
CN202996823U true CN202996823U (zh) 2013-06-12

Family

ID=48567963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220700838 Expired - Fee Related CN202996823U (zh) 2012-12-17 2012-12-17 一种再布线面阵排列fcqfn封装器件

Country Status (1)

Country Link
CN (1) CN202996823U (zh)

Similar Documents

Publication Publication Date Title
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN102354691B (zh) 一种高密度四边扁平无引脚封装及制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN103021890B (zh) 一种qfn封装器件的制造方法
CN103730380B (zh) 封装结构的形成方法
CN102354689B (zh) 一种面阵引脚排列四边扁平无引脚封装及制造方法
CN203103285U (zh) 一种高密度蚀刻引线框架fcaaqfn封装件
CN103165475B (zh) 一种半导体封装器件的制造方法
CN102420205B (zh) 一种四边扁平无引脚封装的制造方法
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN103021876B (zh) 一种高密度qfn封装器件的制造方法
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN202633291U (zh) 一种芯片上芯片封装结构
CN202996820U (zh) 一种再布线qfn封装器件
CN103021889A (zh) 一种再布线aaqfn封装器件的制造方法
CN103745933B (zh) 封装结构的形成方法
CN202940226U (zh) 封装基板
CN202996823U (zh) 一种再布线面阵排列fcqfn封装器件
CN202384324U (zh) 一种半导体封装中封装系统结构
CN202996811U (zh) 一种再布线fcqfn封装器件
CN202996809U (zh) 一种再布线aaqfn封装器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20131217