CN202957019U - 显示装置 - Google Patents

Abstract

本实用新型公开了一种显示装置，包含一显示面板及一驱动模块，显示面板包含多个像素模块、多个第一栅极线、多个第二栅极线及多个源极线，驱动模块包含一栅极驱动电路、一源极驱动电路、一影像储存电路及一控制电路。每一像素模块包含连续排列的多个像素单元；驱动模块由该多个第一栅极线、该多个第二栅极线及该多个源极线控制该多个像素单元，且驱动模块对应该多个像素单元的连续排列的位置而连续储存多个像素数据。如此，藉由该多个像素单元的连续排列的位置及驱动模块连续储存非连续的该多个像素数据，而提升显示面板的显示速度并减少显示产品的开发时程。

Description

显示装置

技术领域

本实用新型涉及一种显示装置，尤其是指一种提升显示速度并减少开发时程的显示装置。

背景技术

液晶显示器(liquid crystal display，LCD)具有低辐射、体积小及低耗能等优点，已逐渐取代传统的阴极射线管(cathode ray tube，CRT)显示器，因而被广泛地应用在笔记型计算机、个人数字助理(personal digital assistant，PDA)、平面电视，或行动电话等信息产品上。液晶显示器的驱动方式是利用源极驱动电路(source driver)和栅极驱动电路(gate driver)来驱动面板上的像素以显示影像。习知液晶显示面板的像素结构常以单栅型(single-gate)像素结构作为驱动模式。然而，在相同的分辨率下，相较于具有单栅型像素结构的液晶显示面板，具有双栅型像素结构的液晶显示面板的栅极线数目增加为两倍，而数据线数目则缩减为二分之一，因此具有双栅型像素结构的液晶显示面板使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极驱动芯片的成本与耗电量均较源极驱动芯片为低，因此采用双栅型像素结构设计可降低生产成本及耗电量。

再者，显示面板的控制电路传输连续显示数据至单栅型像素结构时，使用一般的数据写入方式即可以连续传输显示数据至单栅型像素结构，而系统端的程序在写入内存时，可以连续将显示数据写入于内存内，而不会有图像的显示数据重新配置的问题。然而，当显示面板的该多个像素结构非连续的排列时，显示面板的控制电路传输非连续显示数据至单栅型像素结构时，使用一般的数据写入方式来传输显示数据时，则无法连续传输显示数据至单栅型像素结构时，如此，单栅型像素结构应用于非连续型式的显示数据时，将造成系统端的程序有重新配置图像的显示数据的问题，而会降低显示速度及增加显示面板的显示数据写入程序的开发时程。

实用新型内容

本实用新型的目的之一，为提供一种显示装置，其利用多个像素模块中像素单元的连续排列，使驱动模块可连续储存非连续多个像素数据，而达到显示装置的显示速度的提升及减少显示面板的显示数据写入程序的开发时程。

为达以上目的，本实用新型的显示装置包含一显示面板及一驱动模块。显示面板包含多个像素模块、多个第一栅极线、多个第二栅极线及多个源极线，驱动模块包含一栅极驱动电路、一源极驱动电路、一影像储存电路及一控制电路。每一像素模块包含连续排列的多个像素单元；该多个第一栅极线、该多个第二栅极线及该多个源极线分别耦接该多个像素模块；栅极驱动电路产生多个栅极信号，并经该多个第一栅极线与该多个第二栅极线传送该多个栅极信号至该多个像素模块，以控制该多个像素模块；源极驱动电路产生多个像素数据，并对应该多个栅极信号而经该多个源极线传送该多个像素数据至该多个像素模块；影像储存电路对应该多个像素单元的连续排列而储存该多个像素数据；以及控制电路依据该多个像素模块的该多个像素单元的连续排列位置而对应储存该多个像素数据于该影像储存电路的连续地址。

本实用新型产生的有益效果：本实用新型利用双栅型像素结构配合显示面板的控制电路，而应用于连续传输非连续型式的显示数据，如此，本实用新型可以提升显示面板的显示速度及减少显示面板的显示数据写入程序的开发时程。

附图说明

图1为本实用新型的显示面板的一实施例的方块图；

图2为本实用新型的储存多个像素数据的一实施例的方块图；

图3为本实用新型的驱动模块的一实施例的方块图；及

图4为本实用新型的像素单元的一实施例的电路图。

【图号对照说明】

10      显示面板              11       像素模块

110     像素单元              1100     开关组件

1102    液晶电容              1104     储存电容

112     像素单元              20       驱动模块

21      栅极驱动电路          22       源极驱动电路

23      影像储存电路          230      储存单元

232     列地址选择单元        234      行地址选择单元

236     输入输出缓冲单元      238      数据栓锁电路

24      控制电路              240      时序控制单元

242     控制单元              25       振荡器

26      电源供应电路          A1       位数据

A2      位数据                B1       位数据

B2      位数据                C1       位数据

C2      位数据                D1       位数据

D2      位数据                E1       位数据

E2      位数据                F1       位数据

F2      位数据                G1       位数据

G2      位数据                GATE     栅极线

GATE1   第一栅极线            GATE2    第二栅极线

GATE3   第一栅极线            GATE4    第二栅极线

GATE5   第一栅极线            GATE6    第二栅极线

GATEN-1 第一栅极线            GATEN    第二栅极线

H1      位数据                H2       位数据

I1        位数据          I2        位数据

ID0       位              ID1       位

ID2       位              ID3       位

ID4       位              ID5       位

ID6       位              ID7       位

SOURCE    源极线          SOURCE1   源极线

SOURCE2   源极线          SOURCEN   源极线

V₂₄₀      时序信号        V_COL      行地址选择信号

V_COL-C    行地址控制信号  V_CTRL     控制信号

V_DARA     显示数据        V_GATE     栅极信号

V_OSC      振荡信号        V_P        电源信号

V_PTXEL    像素数据        X1        位数据

X2        位数据          Y1        位数据

Y2        位数据          Z1        位数据

Z2        位数据

具体实施方式

为了使本实用新型的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：

请参阅图1，其为本实用新型的显示面板的一实施例的方块图。如图所示，本实用新型的显示面板10包含多个像素模块11、多个第一栅极线GATE1、GATE3、GATE5…GATEN-1、多个第二栅极线GATE2、GATE4、GATE6…GATEN及多个源极线SOURCE1…SOURCEN。该多个像素模块11呈矩阵排列，且每一像素模块11包含多个像素单元110、112，而该多个像素单元110、112为连续排列。该多个像素单元110、112用于显示一个像素数据V_PIXEL。该多个第一栅极线GATE1、GATE3、GATE5…GATEN-1及该多个第二栅极线GATE2、GATE4、GATE6…GATEN分别耦接该多个像素单元110、112的其中之一，且该多个第一栅极线GATE1、GATE3、GATE5…GATEN-1及该多个第二栅极线GATE2、GATE4、GATE6…GATEN耦接不同的该多个像素单元110、112，于本实施例中，该多个第一栅极线GATE1、GATE3、GATE5…GATEN-1耦接该多个像素单元112，而该多个第二栅极线GATE2、GATE4、GATE6…GATEN耦接该多个像素单元110，该多个源极线SOURCE1…SOURCEN耦接该多个像素单元110、112。

该多个第一栅极线GATE1、GATE3、GATE5…GATEN-1及该多个第二栅极线GATE2、GATE4、GATE6…GATEN用于控制该多个像素单元110、112中的开关组件1100(如图4所示)导通或截止，以控制该多个像素单元110、112接收数据，该多个源极线SOURCE1…SOURCEN用于传输多个显示数据V_DATA至该多个像素单元110、112，也就是说每一个显示数据V_DATA表示每一条源极线SOURCE传送至该多个像素单元110、112所需要的数据，即该多个显示数据V_DATA包含多个像素数据V_PIXEL，每一像素数据V_PIXEL表示每一像素模块11的该多个像素单元110、112需要的数据，该多个源极线SOURCE1…SOURCEN即传输对应的该多个像素数据V_PIXEL至该多个像素模块11。如此，本实用新型的像素模块11系受控于第一栅极线GATE1、第二栅极线GATE2及源极线SOURCE1而显示该多个像素数据V_PIXEL，由于每一像素模块11受控于两条栅极线及一条源极线，所以本实用新型的显示面板为一双栅极驱动的显示面板。

请参阅图1及图2，图2为本实用新型的储存多个像素数据的一实施例的方块图。如图1及图2所示，每一像素数据V_PIXEL包含两笔位数据，如A1和A2、B1和B2、…或Z1和Z2，且每笔位数据A1、A2…或Z2包含四个位(Bits)ID7～ID4或ID3～ID0，位ID7～ID0即代表每一像素模块11应显示的数据，例如：10101010或00010001，其为依据显示需求而变化。此外，本实用新型的位数据A1、A2…或Z2针对应用需求可以包含不同位数，如此，本实用新型即可以为显示不同色彩分辨率需求的显示装置。本实用新型的每笔位数据A1、A2…或Z2的传输顺序为对应该多个像素单元110、112的排列位置，如图1的A1至F2的虚线路径所示，当该多个像素单元110、112连续排列时，每笔位数据A1、A2…或Z2即连续传输至该多个像素单元110、112，以供该多个像素单元110、112显示对应的位数据A1、A2，B1、B2，…或Z1、Z2。如此，本实用新型利用该多个像素模块11中像素单元110、112的连续排列，使驱动模块可连续储存非连续多个像素数据，而达到提升显示装置的显示速度及减少显示面板的显示数据写入程序的开发时程。

请一并参阅图1及图3，图3为本实用新型的驱动模块的一实施例的方块图。如图所示，本实用新型的显示装置利用驱动模块20传输该多个显示数据V_DATA至该多个像素模块11，且驱动模块20对应该多个像素单元110、112的连续排列而连续传输该多个像素数据V_PIXEL至该多个像素单元110、112，以提升显示面板的显示速度。

本实用新型的驱动模块20包含一栅极驱动电路21、一源极驱动电路22、一影像储存电路23及一控制电路24。栅极驱动电路21用于产生多个栅极信号V_GATE，并分别耦接该多个第一栅极线GATE1、GATE3、GATE5…GATEN-1及该多个第二栅极线GATE2、GATE4、GATE6…GATEN，以经该多个第一栅极线GATE 1、GATE3、GATE5…GATEN-1及该多个第二栅极线GATE2、GATE4、GATE6…GATEN而传输该多个栅极信号V_GATE至该多个像素模块11并控制该多个像素模块11。源极驱动电路22用于产生该多个显示数据V_DATA，源极驱动电路22耦接该多个源极线SOURCE1…SOURCEN，并对应该多个栅极信号V_GATE而经该多个源极线SOURCE1…SOURCEN传输该多个显示数据V_DATA至该多个像素模块11。

影像储存电路23耦接源极驱动电路22并用于存取该多个显示数据V_DATA，影像储存电路23对应该多个像素单元110、112的排列位置而储存该多个显示数据V_DATA，当该多个像素单元110、112连续排列时，影像储存电路23即对应该多个像素单元110、112的连续排列而储存该多个显示数据V_DATA的该多个像素数据V_PIXEL。换言之，影像储存电路23对应该多个像素单元110、112而连续储存该多个显示数据V_DATA。

控制电路24用于控制该多个显示数据V_DATA如何储存于影像储存电路23，控制电路24系依据该多个像素模块11的该多个像素单元110、112的排列位置而对应储存该多个显示数据V_DATA于影像储存电路23的地址，当该多个像素模块11的该多个像素单元110、112连续排列时，控制电路24依据该多个像素单元110、112的连续排列而对应储存该多个显示数据V_DATA中的该多个像素数据V_PIXEL于影像储存电路23的连续地址。如此，本实用新型藉由该多个显示数据V_DATA中的该多个像素数据V_PIXEL于影像储存电路23的地址连续匹配该多个像素单元110、112的排列位置，本实用新型的驱动模块20可以将该多个显示数据V_DATA中的该多个像素数据V_PIXEL连续传输至该多个像素单元110、112，以供该多个像素单元110、112显示对应的像素数据V_PIXEL。

换言之，本实用新型藉由连续传输该多个像素数据V_PIXEL而提升显示面板的显示速度。即本实用新型的显示面板10架构配合驱动模块20而连续传输该多个像素数据V_PIXEL，所以本实用新型可以减少显示显示数据V_DATA的时间，尤其是减少显示非连续显示数据V_DATA的时间，及本实用新型可以使系统端不须因该多个显示数据V_DATA中的该多个像素数据V_PIXEL为非连续型式，而重新配置显示面板10与驱动模块20之间的传输方式，换言之，本实用新型更可以减少显示面板的显示数据写入程序的开发时程。

复参阅图1至图3。当显示装置的驱动模块20接收一非连续型式的显示数据V_DATA的该多个像素数据V_PIXEL，驱动模块20的控制电路24即控制非连续显示数据V_DATA的该多个像素数据V_PIXEL按照工作时序而依序储存于影像储存电路23的地址，如此，控制电路24更包含一时序控制单元240及一控制单元242，并依据该多个像素单元110、112的排列位置以控制影像储存电路23连续储存非连续显示数据V_DATA的该多个像素数据V_PIXEL。

时序控制单元240耦接栅极驱动电路21、源极驱动电路22与影像储存电路23，且传输一时序信号V₂₄₀至栅极驱动电路21、源极驱动电路22与影像储存电路23。时序控制单元240并以时序信号V₂₄₀控制源极驱动电路22读取影像储存电路23储存的该多个显示数据V_DATA至显示面板10的该多个像素单元110、112，时序控制单元240更以时序信号V₂₄₀控制栅极驱动电路21输出该多个栅极信号V_GATE。

控制单元242耦接影像储存电路23，即控制单元242电性耦接时序控制单元240。控制单元242输出该多个显示数据V_DATA至影像储存电路23，控制单元242并依据该多个像素模块11的该多个像素单元110、112的连续排列位置而对应控制该多个显示数据V_DATA储存于影像储存电路23的连续地址。此外，时序控制单元240及控制单元242耦接振荡器25，并接收振荡器25输出的振荡信号V_OSC。

承接上述，时序控制单元240更输出一列地址选择信号V_ROW至影像储存电路23，控制单元242更输出一行地址选择信号V_COL至影像储存电路23，再者，控制单元242又输出一控制信号V_CTRL至影像储存电路23。如此，影像储存电路23的列地址选择单元232耦接时序控制单元240及控制单元242并接收列地址选择信号V_ROW及控制信号V_CTRL，且列地址选择单元232更耦接一储存单元230，以输出一列地址控制信号V_ROW-C。即列地址选择单元232依据列地址选择信号V_ROW而产生列地址控制信号V_ROW-C至储存单元230。此外，列地址选择单元232更依据控制信号V_CTRL而产生列地址控制信号V_ROW-C至储存单元230。影像储存电路23的行地址选择单元234耦接控制单元242及时序控制单元240并接收行地址选择信号V_COL及时序信号V₂₄₀，且行地址选择单元234更耦接储存单元230，以输出一行地址控制信号V_COL-C，即行地址选择单元234依据行地址选择信号V_COL而产生行地址控制信号V_COL-C至储存单元230。

此外，行地址选择单元234更依据时序信号V₂₄₀而产生行地址控制信号V_COL-C至储存单元230。影像储存电路23更包含一输入输出缓冲单元236，其耦接控制电路24，尤其是耦接控制电路24的控制单元242并接收该多个显示数据V_DATA，输入输出缓冲单元236更耦接时序控制单元240以接收时序信号V₂₄₀，所以输入输出缓冲单元236即依据时序信号V₂₄₀的控制而传输该多个显示数据V_DATA至储存单元230。故，输入输出缓冲单元236即依据列地址控制信号V_ROW-C及行地址控制信号V_COL-C，而储存该多个显示数据V_DATA至储存单元230的地址。

储存单元230耦接输入输出缓冲单元236并用于储存数据，尤其是储存输入输出缓冲单元236输出的该多个显示数据V_DATA。如此，储存单元230依据列地址控制信号V_ROW-C及行地址控制信号V_COL-C，而决定该多个显示数据V_DATA储存于哪一个地址，即储存单元230依据该多个像素单元110、112的连续排列位置，而决定该多个显示数据V_DATA的该多个像素数据V_PIXEL储存于连续地址。

再者，影像储存电路23更包含一数据拴锁电路238，其耦接储存单元230以接收该多个显示数据V_DATA，及耦接时序控制单元240以接收时序信号V₂₄₀，如此，数据拴锁电路238依据时序信号V240而输出该多个显示数据V_DATA，且数据拴锁电路238更耦接源极驱动电路22以输出该多个显示数据V_DATA至源极驱动电路22。源极驱动电路22即可以传输该多个显示数据V_DATA至对应的该多个像素单元110、112。所以数据拴锁电路238耦接于储存单元230与源极驱动电路22之间，并读取储存单元230的该多个显示数据V_DATA至对应的显示面板10的该多个像素单元110、112。此外，本实用新型的驱动模块20更包含一电源供应电路26，其耦接栅极驱动电路21及源极驱动电路22，以提供电源至栅极驱动电路21及源极驱动电路22，即电源供应电路26传送一电源信号V_P至栅极驱动电路21及源极驱动电路22。

请参阅图4，其为本实用新型的像素单元的一实施例的电路图。如图所示，本实用新型的像素单元110、112包含一开关组件1100、一液晶电容1102及一储存电容1104。开关组件1100具有三端，其第一端耦接源极线SOURCE以接收像素数据V_PIXEL，第二端耦接液晶电容1102以输出像素数据V_PIXEL至液晶电容1102，第三端耦接栅极线GATE而受控于栅极线。所以，在双栅极驱动的显示面板下，若像素单元110耦接第一栅极线GATE1而受控于第一栅极线GATE1，则像素单元112耦接第二栅极线GATE2而受控于第二栅极线GATE2，反的亦然。然而，本实用新型的实施例是像素单元112耦接第一栅极线GATE1受控于第一栅极线GATE1，像素单元110耦接第二栅极线GATE2受控于第二栅极线GATE2，并像素单元110及像素单元112皆耦接源极线SOURCE1而受控于源极线SOURCE1。储存电容1104耦接液晶电容1102及开关组件1100的第二端以接收像素数据V_PIXEL。液晶电容1102及储存电容1104于开关组件1100导通时接收像素数据V_PIXEL，液晶电容1102于开关组件1100截止时输出像素数据V_PIXEL至储存电容1104以维持储存电容1104的像素数据V_PIXEL的正确性。如此，像素单元110可以藉由储存电容1104而正确的显示像素数据V_PIXEL。

综上所述，本实用新型为一种显示装置，其包含一显示面板及一驱动模块。显示面板包含多个像素模块、多个第一栅极线、多个第二栅极线及多个源极线。该多个像素模块呈矩阵排列，并每一像素模块包含多个像素单元，以显示一个像素数据，且该多个像素单元连续排列。该多个第一栅极线耦接该多个像素单元的其中之一，该多个第二栅极线耦接该多个像素单元的其中之一，并该多个第一栅极线与该多个第二栅极线耦接不同的该多个像素单元，及该多个源极线分别耦接于该多个像素模块以传输该像素数据。驱动模块包含一栅极驱动电路、一源极驱动电路、一影像储存电路及一控制电路。栅极驱动电路用以产生多个栅极信号，并经该多个第一栅极线与该多个第二栅极线而传送该多个栅极信号至该多个像素模块，以控制该多个像素模块。源极驱动电路用以产生多个像素数据，并对应该多个栅极信号而经该多个源极线传送该多个像素数据至该多个像素模块。影像储存电路耦接源极驱动电路，并对应该多个像素单元的连续排列而储存该多个像素数据。以及控制电路耦接栅极驱动电路、源极驱动电路与影像储存电路，并依据该多个像素模块的该多个像素单元的连续排列位置而对应储存该多个像素数据于影像储存电路的连续地址。

上文仅为本实用新型的较佳实施例而已，并非用来限定本实用新型实施的范围，凡依本实用新型权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本实用新型的权利要求范围内。

Claims (8)

1.一种显示装置，其特征在于，其包含：

一显示面板，其包含：

多个像素模块，呈矩阵排列，并每一像素模块包含多个像素单元，以显示一个像素数据，且该多个像素单元连续排列；

多个第一栅极线，耦接该多个像素单元的其中之一；

多个第二栅极线，耦接该多个像素单元的其中之一，并该多个第一栅极线与该多个第二栅极线耦接不同的该多个像素单元；以及

多个源极线，分别耦接于该多个像素模块，以传输该像素数据；

一驱动模块，其包含：

一栅极驱动电路，用以产生多个栅极信号，并经该多个第一栅极线与该多个第二栅极线而传送该多个栅极信号至该多个像素模块，以控制该多个像素模块；

一源极驱动电路，用以产生多个像素数据，并对应该多个栅极信号而经该多个源极线传送该多个像素数据至该多个像素模块；

一影像储存电路，耦接该源极驱动电路，并对应该多个像素单元的连续排列而储存该多个像素数据；以及

一控制电路，耦接该栅极驱动电路、该源极驱动电路与该影像储存电路，并依据该多个像素模块的该多个像素单元的连续排列位置而对应储存该多个像素数据于该影像储存电路的连续地址。

2.如权利要求1所述的显示装置，其特征在于，其中该控制电路包含：

一时序控制单元，耦接该栅极驱动电路、该源极驱动电路与该影像储存电路，以控制该源极驱动电路读取该影像储存电路的该多个像素数据至该显示面板的该多个像素单元；以及

一控制单元，耦接该时序控制单元，并依据该多个像素模块的该多个像素单元的连续排列位置而对应储存该多个像素数据于该影像储存电路的连续地址。

3.如权利要求2所述的显示装置，其特征在于，其中该驱动模块更包含：

一振荡器，用以产生一振荡信号，并传送该振荡信号至该时序控制单元。 

4.如权利要求1所述的显示装置，其特征在于，其中该像素单元包含：

一开关组件，耦接该第一栅极线或该第二栅极线，并受控于该第一栅极线或该第二栅极线，该开关组件的一第一端耦接该源极线；

一液晶电容，耦接该开关组件的一第二端，以接收该像素数据；以及

一储存电容，耦接该液晶电容与该开关组件的该第二端。

5.如权利要求1所述的显示装置，其特征在于，其中该影像储存电路包含：

一储存单元，用以储存该多个像素数据；

一列地址选择单元，耦接该储存单元，并依据该控制电路的一列地址选择信号而产生一列地址控制信号；

一行地址选择单元，耦接该储存单元，并依据该控制电路的一行地址选择信号而产生一行地址控制信号；以及

一输入输出缓冲单元，耦接该控制电路，并依据该列地址控制信号与该行地址控制而储存该多个像素数据于该储存单元。

6.如权利要求5所述的显示装置，其特征在于，其中该影像储存电路更包含：

一数据拴锁电路，耦接于该储存单元与该源极驱动电路之间，并读取该储存单元的该多个像素数据至对应该显示面板的该多个像素单元。

7.如权利要求1所述的显示装置，其特征在于，其中该驱动模块更包含：

一电源供应电路，用以产生一电源，并传送该电源至该栅极驱动电路与该源极驱动电路。

8.如权利要求1所述的显示装置，其中该显示面板为一双栅极驱动的显示面板。 

Images