CN202948919U - 静电保护器 - Google Patents

Abstract

本实用新型涉及静电保护器，包括绝缘的基板、一对间隔设置在基板的上表面上的电极、能够在高电压下呈导通状态并能够在低电压下呈绝缘状态的多晶纳米压敏材料层，每个电极均具有沿基板的长度方向延伸的耦合电极部，该一对电极的相平行的耦合电极部具有沿基板的长度方向延伸并且相正对的侧面，该相正对的侧面之间形成宽度 10-50μm的缝隙，多晶纳米压敏材料层填充在一对电极的耦合电极部之间的缝隙中。缝隙的宽度只有 10 到 50 个微米，能够实现较低电压的触发保护，使得对电路的保护范围很大；而且缝隙的长度沿着基板的长度方向延伸，可接近器件的总长度减去端头的宽度，这样可充分利用器件的长度来降低缝隙在释放静电时的电流密度，延长电极的放电寿命，避免电流密度过大烧蚀电极使得缝隙变宽触发电压上升。<b/>

Description

静电保护器

技术领域

本实用新型涉及对静电产生的过电压保护的电路保护元件---静电保护器，还涉及该静电保护器的制作方法。

背景技术

静电位差是因为两个不良导体的摩擦，使电子从一个不良导体向另一不良导体迁移而产生，其电压可达数千伏。当所产生的静电对电压敏感的电子元器件放电时，可导致电子元器件的损坏。每年因为静电而损坏的电子元器件很多， IEC为此专门制定了IEC61000-4-2的国际标准，来规定对静电放电及其防护等级的测试。所规定的接触放电电压等级有2，4，6，8kV四个等级，峰值电流达30A，电流跃升的时间为0.7-1ns。本实用新型的静电保护器件，是为了满足IEC61000-4-2所规定的防护要求而开发的。

静电放电保护器有多种类型，其中一种是通过在两个很接近的电极间填充高分子的压敏材料来实现，该高分子的压敏材料的阻值随电压的变化而变化。当静电保护器中与输入端连接的一个电极与高压静电源接触，从而与另一接地的电极间形成高电位差时，高分子压敏材料从高电阻态转变为低电阻态，将静电能量导入地，从而保护了与输入端相连接的其他元器件。有众多的专利展示了这样的静电放电保护器件，其不同的地方只是电极形状、支撑和密封结构，及材料的制作。

美国专利5,974,661揭示了一种用PCB为基材，用电镀和蚀刻的方法制作电极，用高分子材料与导电颗粒制作压敏材料，用高分子材料覆盖于压敏材料上，形成保护层。美国专利6,023,028也是用类似的方法和材料，制作类似的防静电保护器。

美国专利7,612,976揭示了一种用PCB为材料，用多层结构制作防静电保护器的方法，其电极对的形状与US5,974,661和US6,023,028中描述的电件对相似，均为端头以平面相对，在相对端头之间的窄缝中填有高分子的压敏材料；不同的是电极对的上下分别有钻有圆孔的PCB层和密封的PCB层，将变阻的高分子材料密封于圆柱体的空间内。

中国专利CN 101079342B所揭示的器件与US7,612,976相似，也是用一对端头相对并且之间有窄缝分开的电极，在窄缝中加钻圆孔，在圆孔中填充高分子压敏材料来形成间隙放电的结构。与US7,612,976不同的是用双层电极对而不是用单层。

中国专利CN101221847所揭示的器件，与US5,974,661及US6,023,028基本一致，也是用相对的电极对在端头上形成间隙，而在间隙中填充高分子压敏材料来达到释放静电的目的，所不同的是用十字形的两对电极。

上述的已经公开的专利技术，均用端头相对并且之间形成窄缝的电极对，来形成放电的电极对，窄缝的长度，受器件宽度和密封材料所占据的宽度的限制，由于放电的电流可达30A，在较短的窄缝间的电流密度会相对较大，电极的端面会容易被烧蚀，使窄缝逐步变宽，从而使触发电压上升，甚至在较低的静电电压下，器件不触发，影响器件对低电压静电的防护能力。

在电极间放电来释放静电，间隙的大小决定了触发电压的高低，间隙越小，触发电压越低，对电路的保护范围越大。中国专利CN101079342所用的间隙是0.1mm (100微米)，间隙嫌过大，导致器件对低电压静电的防护能力差。

                           发明内容

本实用新型的第一个目的是提供采用侧面相对的电极对并且侧面之间形成的间隔缝隙在10-50μm的静电保护器，该缝隙是由沿基板的长度方向延伸的两条平行耦合电极部在相对的侧面之间形成的，这样能够充分利用器件的长度来降低间隔缝隙在释放静电时的电流密度，延长电极的放电寿命，同时10-50μm的间隔缝隙保证了较低的电压触发的要求，使得器件对低电压静电具有较好的防护能力。

本实用新型的第二个目的是提供加工上述静电保护器的制作方法。

为了达到上述目的，本实用新型采用如下的技术方案：

本实用新型首先涉及一种静电保护器，包括

绝缘的基板，该基板的长度大于宽度；

一对间隔设置在所述基板的上表面上的电极，每个所述电极均具有沿所述基板的长度方向延伸的耦合电极部，一对所述电极的耦合电极部相互平行设置，并沿着所述基板的宽度方向间隔排列，该一对电极的耦合电极部具有沿所述基板的长度方向延伸并且相正对的侧面，该相正对的侧面之间形成宽度10-50μm的缝隙；

能够在高电压下呈导通状态并能够在低电压下呈绝缘状态的多晶纳米压敏材料层，该多晶纳米压敏材料层填充在所述一对电极的耦合电极部之间的所述缝隙中。

该静电保护器中，电极对的耦合电极部平行间隔排列，并在正对的侧面之间形成缝隙，缝隙中填充有变阻的多晶纳米压敏材料层，缝隙的宽度只有10到50个微米（优选地为10-20μm），能够实现较低电压的触发保护，使得对电路的保护范围很大；而且缝隙的长度沿着基板的长度方向延伸，可接近器件的总长度减去端头的宽度，这样可充分利用器件的长度来降低缝隙在释放静电时的电流密度，延长电极的放电寿命，避免电流密度过大烧蚀电极使得缝隙变宽触发电压上升。多晶纳米压敏材料层在高电压下呈低阻态，在低电压下呈高阻态，这里高电压指得是需要保护的静电电压---按IEC61000-4-2的标准是4-15kV，低电压指得是电路正常使用电压或静电保护器的最大额定电压，譬如说，我们指定其为35V。在高低电压之间的过渡区，多晶纳米压敏材料层的电阻会有缓变和突变，但不是使用太关切的问题。该静电保护器在使用时是和被保护的电子元器件是并联的，在静电保护器与输入端连接的一个电极与高压静电源接触，从而与另一接地的电极间形成高电位差时，多晶纳米压敏材料层从高电阻态转变为低电阻态，将静电能量导入地，从而保护了与输入端相连接的元器件。

形成所述多晶纳米压敏材料层的多晶纳米压敏材料是由硅橡胶、直径2-5μm的金属粒子、包裹在所述金属粒子表面的20-400nm的多晶纳米半导体粒子混合而成，所述多晶纳米半导体粒子是采用氧化镍12-33%（重量百分比）、锡酸钙8-29%、钛酸锶7-35%、氧化硼0.3-5%以及氧化铋0.2-4%，经过两次机械化学法并配合550-900℃高温焙烧合成的，所述多晶纳米半导体粒子具备在高电压下呈导通状态，在低电压下呈绝缘状态的特性。多晶纳米半导体粒子包裹在颗粒度大一个数量级的导电金属粒子的表面，形成低电压时的绝缘层和高电压时的导电层。金属粒子的电阻比纳米多晶半导体粒子更低，两者在硅橡胶中形成良好的压敏材料。多晶纳米半导体粒子能够隔离导电金属粒子，避免导电金属粒子相互接触而造成漏电流过大。

在合成所述多晶纳米半导体粒子时，首先对原材料氧化镍、锡酸钙、钛酸锶、氧化硼以及氧化铋进行100-300rpm高速离心球磨，使各材料的晶粒融合，然后通过真空蒸发造粒，接着再通过550-900℃高温热处理，使各材料进一步融合，接着再进行100-300rpm高速离心球磨，然后再通过真空蒸发造粒，550-900℃高温热处理，最后研磨成粉，真空干燥即可。

所述静电保护器还包括高分子覆盖层，该高分子覆盖层覆盖在所述一对电极的耦合电极部以及所述多晶纳米压敏材料层上。该高分子覆盖层起保护电极和压敏材料的作用。不仅如此，该高分子覆盖层还有导通静电的功能，该高分子覆盖层中含有导电粒子。这种低导电高分子覆盖层与防静电包装材料相似，是在高分子材料环氧树脂中加入一定量的长链纳米碳黑，使之具有一定的导电性能。这种亚导电层通过两个电极的上表面形成耦合通路，导通静电。高分子覆盖层采用含有纳米链状碳黑的环氧树脂层，其中纳米链状碳黑的重量百分比含量为1-15%。调整碳黑的含量可调整高分子覆盖层材料的表面电阻，从而调整其在高电场梯度时静电导通能力和在低电场梯度时的静电消除能力。高分子覆盖材料中的导电粒子除了采用碳黑外，还能采用与碳黑作用相似的石墨。该高分子复盖层同时能起保护耦合电极和多晶纳米压敏材料的作用。

具体实施时，所述每个电极均具有端电极部，所述一对电极的端电极部分别设置在所述基板上表面的两端头上，所述耦合电极部从对应一端的所述端电极部上伸出，朝向另一端的端电极部延伸，并与该另一端的端电极部之间有间隔空间。间隔空间的设置，是为了保证两边的耦合电极不短路。

在所述每个电极上，所述端电极部的宽度均宽于所述耦合电极部的宽度。这样是为了增加端部与PCB板连接的可靠性。在静电保护器上，两个耦合电极部加缝隙的总宽度是窄于器件的整个宽度的，这样是为了使耦合电极部和多晶纳米压敏材料层能完全被高分子覆盖层保护住。

在所述每个电极上，所述耦合电极部、所述端电极部均是一体成形的。

在所述基板的下表面的两端头上分别设置有下表面端电极，在所述基板的相对的两端面上分别设置有端面电极，所述端面电极电连接所述基板上下表面对应端的所述端电极部以及所述下表面端电极。该静电保护器在使用时，将下表面端电极焊接在PCB板上，基板上表面的电极通过端面电极、下表面端电极与PCB板相电连接。

制作静电保护器的方法，包括以下步骤：

（1）在上下表面均覆金属板的绝缘基板的上表面通过光刻、蚀刻技术制作成对间隔设置的电极，保证成对所述电极的耦合电极部相平行间隔排列，所述成对电极的耦合电极部在相错开正对的侧面之间形成间隔的缝隙，然后通过电镀使得所述成对电极的耦合电极部之间间隔的缝隙宽度缩窄成为10-50μm；

（2）在所述成对电极的耦合电极部之间的10-50μm缝隙中印刷多晶纳米压敏材料，该多晶纳米压敏材料在高电压下呈导通状态，在低电压下呈绝缘状态。

该制备方法中，成对电极是通过光刻、蚀刻和再电镀的方法制备的，能形成可控的10-50μm的间隔缝隙（优选地为10-20μm的缝隙），以满足低电压触发的要求。

该方法还包括在印刷好的多晶纳米压敏材料以及所述成对电极的耦合电极部上印刷含导电粒子的高分子覆盖材料，形成高分子覆盖层，所述高分子覆盖材料是由环氧树脂和纳米链状碳黑构成，碳黑的重量百分比含量为1-15%。与碳黑作用相似的石墨，也能包括在可选择的导电粒子材料中。

批量制作静电保护器的方法，包括以下步骤：

（1）采用上下表面均覆金属板的绝缘基板，通过光刻、蚀刻技术在所述基板的上表面上制作出表征多对所述电极的图案，在所述基板的下表面上制作出表征多对所述下表面端电极的图案，所述基板上表面的每个电极中，所述端电极部、所述耦合电极部均是一体形成的，并且成对所述电极的耦合电极部之间的缝隙宽度为20-60μm；

（2）通过电镀缩窄所述成对电极的耦合电极部之间的缝隙，使得缝隙宽度变窄为10-50μm；

（3）在所述多对电极的耦合电极部之间的10-50μm缝隙中印刷多晶纳米压敏材料，并固化；

（4）在所述多晶纳米压敏材料以及所述多对电极的耦合电极部上印刷含有导电颗粒的高分子覆盖材料，并固化；

（5）对所述基板进行切割，切割出静电保护器的两端头，并将表征多对所述电极的图案切割成静电保护器的独立的成对所述电极，以及将表征多对所述下表面端电极的图案切割成静电保护器的独立的成对所述下表面端电极；

（6）在形成端头的切割面上设置端面电极，使得该端面电极电连接上下表面对应端的所述电极以及所述下表面端电极；

（7）切割出静电保护器的侧面，即得到单个静电保护器。

该批量制作方法中，在绝缘基板的上下表面通过光刻、蚀刻技术制作出上表面电极对、下表面端电极对，经蚀刻后上表面电极对侧面之间的缝隙宽度为20-60μm，以缝隙底部的金属能完全清除为其中的一个终点判断依据，然后再电镀缩窄缝隙，电镀的时间与电流由缝隙在蚀刻后的缝隙宽度决定，电镀较蚀刻容易控制。电镀后，缝隙宽度变为10-50μm，优选地为10-20μm，一般为14-18μm。接着印刷多晶纳米压敏材料、高分子覆盖材料，然后切割出端头，制作端面电极，最后再切割出侧面，即得到单个静电保护器。该方法通过在大块基板上同时制造出多个静电保护器，然后再切割分离出单个器件，实现静电保护器的批量加工，提高生产效率。

在步骤（6）中，在形成端头的切割面上吸附纳米碳黑，使绝缘的端面导电，然后在纳米碳黑上电镀形成所述端面电极。

附图说明

附图1为本实用新型中静电保护器的上表面示意图，未示出高分子覆盖层；

附图2为本实用新型中静电保护器的上表面示意图，只示出高分子覆盖层；

附图3为本实用新型中静电保护器的侧视示意图，未示出高分子覆盖层下面的多晶纳米压敏材料层和耦合电极部。

具体实施方式

下面结合附图来进一步阐述本实用新型静电保护器的结构和制作方法。

参见图1-3所示，一种静电保护器，包括绝缘的基板1、一对电极2、多晶纳米压敏材料层3、高分子覆盖层4，一对电极2间隔设置在基板1的上表面上，每个电极2均具有端电极部21、沿基板1的长度方向延伸的耦合电极部22，这里我们将观察者面对图1时的左右方向定义为基板1的长度方向，上下方向定义为基板1的宽度方向，基板1的长度大于宽度，端电极部21设置在基板1上表面的端头上，并且覆盖住整个宽度，耦合电极部22从对应一端的端电极部21上伸出，朝向另一端的端电极部21延伸，并与该另一端的端电极部21之间有间隔空间，该间隔空间的存在，保证了两个电极2相间隔设置，不会短路。在设计时，能够使得一端的耦合电极部22尽量接近另一端的端电极部21，这样能够尽可能增加耦合电极部22的长度，从而能够增加一对电极2的耦合电极部22之间的缝隙的长度。在图1中，一对电极2的耦合电极部22相平行设置，并沿着基板1的宽度方向间隔排列，该一对电极2的耦合电极部22具有沿基板1的长度方向延伸并且相正对的侧面，该相正对的侧面之间形成宽度10-50μm的缝隙，优选地为10-20μm的缝隙，较小的缝隙决定了较低的触发电压，满足低电压触发的要求。上面提到，尽可能增加耦合电极部22的长度从而能增加缝隙的长度，则缝隙的长度可接近器件的总长度减去端电极部21的宽度，这样可充分利用器件的长度来降低缝隙在释放静电时的电流密度，延长电极的放电寿命，避免电流密度过大烧蚀电极使得缝隙变宽触发电压上升，保证器件对低电压静电具有较好的防护能力。

在图1中，一对电极2的耦合电极部22之间的缝隙中填充有多晶纳米压敏材料层3，多晶纳米压敏材料不仅填充满了缝隙，而且还覆盖到了耦合电极部22的边缘上，这样保证多晶纳米压敏材料层3与一对耦合电极部22的充分接触。多晶纳米压敏材料层3的阻值是随电压变化而变化的，具备能够在高电压下呈导通状态并能够在低电压下呈绝缘状态的特性。多晶纳米压敏材料是由硅橡胶、直径2-5μm的金属粒子、包裹在金属粒子表面的20-400nm的多晶纳米半导体粒子混合而成，多晶纳米半导体粒子是采用氧化镍12-33%（重量百分比）、锡酸钙8-29%、钛酸锶7-35%、氧化硼0.3-5%以及氧化铋0.2-4%，经过两次机械化学法并配合550-900℃高温焙烧合成的。具体来说，在合成多晶纳米半导体粒子时，首先对原材料氧化镍、锡酸钙、钛酸锶、氧化硼以及氧化铋进行100-300rpm高速离心球磨，使各材料的晶粒融合，然后通过真空蒸发造粒，接着再通过550-900℃高温热处理，使各材料进一步融合，接着再进行100-300rpm高速离心球磨，然后再通过真空蒸发造粒，550-900℃高温热处理，最后研磨成粉，真空干燥即可。多晶纳米半导体粒子在高电压下呈导通状态，在低电压下呈绝缘状态。这种多晶纳米半导体粒子包裹在颗粒度大一个数量级的导电金属粒子的表面，形成低电压时的绝缘层和高电压时的导电层。金属粒子的电阻比纳米多晶半导体粒子更低，两者在硅橡胶中形成良好的压敏材料。多晶纳米半导体粒子能够隔离导电金属粒子，避免导电金属粒子相互接触而造成漏电流过大。上述高电压指得是需要保护的静电电压---按IEC61000-4-2的标准是4-15kV，低电压指得是电路正常使用电压或静电保护器的最大额定电压，本实施例中，低电压为35V。在高低电压之间的过渡区，多晶纳米压敏材料层的电阻会有缓变和突变，但不是使用太关切的问题。

在一对电极2的耦合电极部22以及多晶纳米压敏材料层3上覆盖有含导电粒子的高分子覆盖层4，如图2所示。这种低导电高分子覆盖层与防静电包装材料相似，是在高分子的材料环氧树脂中加入一定量的长链纳米碳黑，使之具有一定的导电性能。这种亚导电层通过两个电极2的上表面形成耦合通路，该高分子覆盖层4同时具有保护电极和多晶纳米压敏材料，及导通静电的功能。由环氧树脂和纳米级的长链碳黑或石墨构成的高分子覆盖层材料中，碳黑或石墨的重量百分比含量为1-15%。调整碳黑或石墨的含量可调整高分子覆盖层材料的表面电阻，从而调整其在高电场梯度时静电导通能力和在低电场梯度时的静电消除能力。经实验证明，加有导电粒子的高分子覆盖层4能降低触发电压和钳制电压，并增加其稳定性。

在每个电极2上，耦合电极部22、端电极部21均是一体成形制作出的。而且端电极部21的宽度均宽于耦合电极部22的宽度，这样是为了增加端部与PCB板连接的可靠性。在静电保护器上，两个耦合电极部22加缝隙的总宽度是窄于器件的整个宽度的，这样是为了使耦合电极部和多晶纳米压敏材料层能完全被高分子覆盖层保护住。

在图3中，在基板1的下表面的两端头上分别设置有下表面端电极6，在基板1的相对的两端面上分别设置有端面电极5，端面电极5电连接基板1上下表面对应端的端电极部21以及下表面端电极6。这样在下表面端电极6焊接在PCB板上时，基板上表面的电极2通过端面电极5、下表面端电极6与PCB板相电连接。在实际生产过程中，还会在端电极部21、端面电极5、下表面端电极6上进行多层电镀，形成起保护作用的电镀层7。

制作静电保护器的方法，包括以下步骤：（1）在双面覆有金属板的绝缘基板的上表面通过光刻、蚀刻技术制作成对间隔设置的电极，保证成对电极的耦合电极部相平行间隔排列，成对电极的耦合电极部在相错开正对的侧面之间形成间隔的缝隙，然后通过电镀使得成对电极的耦合电极部之间间隔的缝隙缩窄成为10-50μm；（2）在成对电极的耦合电极部之间的10-50μm缝隙中印刷多晶纳米压敏材料，该多晶纳米压敏材料在高电压下呈导通状态，在低电压下呈绝缘状态；（3）在印刷好的多晶纳米压敏材料以及成对电极的耦合极部上印刷含导电粒子的高分子覆盖材料，形成高分子覆盖层。下面给出一个批量制作的方法的具体实施例子：

（1）采用上下表面均覆铜板的绝缘基板，通过光刻、蚀刻技术在基板的上表面上制作出表征多对电极的图案，在基板的下表面上制作出表征多对下表面端电极的图案，基板上表面的每个电极中，端电极部、耦合电极部均是一体形成的，并且成对电极的耦合电极部之间的缝隙为20-60μm；

（2）通过电镀缩窄成对电极的耦合电极部之间的缝隙，使得缝隙变窄为10-50μm，电镀的时间与电流由缝隙在蚀刻后的缝隙宽度决定，电镀较蚀刻容易控制；

（3）在多对电极的耦合电极部之间的10-50μm缝隙中印刷多晶纳米压敏材料，并固化，该多晶纳米压敏材料是由硅橡胶、直径2-5μm的金属粒子、包裹在所述金属粒子表面的20-400nm的多晶纳米半导体粒子混合而成，多晶纳米半导体粒子是采用氧化镍、锡酸钙、钛酸锶、氧化硼以及氧化铋，经过两次机械化学法并配合高温焙烧合成的，多晶纳米半导体粒子具备在高电压下呈导通状态，在低电压下呈绝缘状态的特性；

（4）在多晶纳米压敏材料以及多对电极的耦合电极部上印刷高分子覆盖材料，并固化，该高分子覆盖材料是由环氧树脂和纳米链状碳黑或石墨构成，碳黑或石墨的含量为1-15%；

（5）对基板进行切割，切割出静电保护器的两端头，并将表征多对电极的图案切割成静电保护器的独立的成对电极，以及将表征多对下表面端电极的图案切割成静电保护器的独立的成对下表面端电极；

（6）在形成端头的切割面上吸附纳米碳黑，然后在纳米碳黑上电镀形成端面电极，使得该端面电极电连接上下表面对应端的电极以及下表面端电极；

（7）切割出静电保护器的侧面，即得到单个静电保护器。

该具体实施的制作方法通过在大块基板上同时制造出多个静电保护器，然后再切割分离出单个器件，实现静电保护器的批量加工，提高生产效率。制作出的静电保护器性能良好、稳定、使用寿命长，完全满足IEC61000-4-2的要求。

Claims (7)

1.一种静电保护器，其特征在于：包括

绝缘的基板，该基板的长度大于宽度；

一对间隔设置在所述基板的上表面上的电极，每个所述电极均具有沿所述基板的长度方向延伸的耦合电极部，一对所述电极的耦合电极部相平行设置，并沿着所述基板的宽度方向间隔排列，该一对电极的耦合电极部具有沿所述基板的长度方向延伸并且相正对的侧面，该相正对的侧面之间形成宽度10-50μm的缝隙；

能够在高电压下呈导通状态并能够在低电压下呈绝缘状态的多晶纳米压敏材料层，该多晶纳米压敏材料层填充在所述一对电极的耦合电极部之间的所述缝隙中。

2.根据权利要求1所述的静电保护器，其特征在于：所述缝隙的宽度为10-20μm。

3.根据权利要求1所述的静电保护器，其特征在于：所述静电保护器还包括高分子覆盖层，该高分子覆盖层覆盖在所述一对电极的耦合电极部以及所述多晶纳米压敏材料层上，该高分子覆盖层为含有纳米级的链状碳黑或石墨的环氧树脂层，所述纳米级的链状碳黑或石墨的重量百分比含量为1-15%，该高分子覆盖层通过所述一对电极的耦合电极部的上表面形成电耦合。

4.根据权利要求1所述的静电保护器，其特征在于：所述每个电极均具有端电极部，所述一对电极的端电极部分别设置在所述基板上表面的两端头上，所述耦合电极部从对应一端的所述端电极部上伸出，朝向另一端的端电极部延伸，并与该另一端的端电极部之间有间隔空间。

5.根据权利要求4所述的静电保护器，其特征在于：在所述每个电极上，所述端电极部的宽度均宽于所述耦合电极部的宽度。

6.根据权利要求4所述的静电保护器，其特征在于：在所述每个电极上，所述耦合电极部、所述端电极部均是一体成形的。

7.根据权利要求4所述的静电保护器，其特征在于：在所述基板的下表面的两端头上分别设置有下表面端电极，在所述基板的相对的两端面上分别设置有端面电极，所述端面电极电连接所述基板上下表面对应端的所述端电极部以及所述下表面端电极。

Images