CN202929169U - 混合信号电路边界扫描测试系统 - Google Patents
混合信号电路边界扫描测试系统 Download PDFInfo
- Publication number
- CN202929169U CN202929169U CN 201220413984 CN201220413984U CN202929169U CN 202929169 U CN202929169 U CN 202929169U CN 201220413984 CN201220413984 CN 201220413984 CN 201220413984 U CN201220413984 U CN 201220413984U CN 202929169 U CN202929169 U CN 202929169U
- Authority
- CN
- China
- Prior art keywords
- test
- circuit
- boundary scan
- mixed signal
- signal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本实用新型为混合信号电路边界扫描测试系统,本系统微机经微处理器连接混合信号电路边界扫描测试控制器的处理器接口。混合信号电路边界扫描测试控制器包括主机模块及经读写数据总线与之连接的多个功能模块,其中模拟仪器平台的混合信号控制接口连接包括程控信号源和电压采集模块的模拟仪器平台。程控信号源按微机发送的控制信息产生被测电路的交/直流电压或电流激励信号。电压采集模块采集被测电路电压响应信号。本系统可用于数字信号电路和IEEE 1149.4混合信号电路的边界扫描测试,方便准确;解决了矢量施加、激励施加及电压采集的同步;实现混合信号电路在线测试。性价比较高,且体积小,易于使用。
Description
技术领域
本实用新型属于集成电路测试技术领域,特别涉及一种混合信号电路边界扫描测试系统。
背景技术
随着半导体工艺的进步和集成电路设计技术的提高,芯片中集成晶体管的规模一直在按照摩尔定律呈指数形式增长,芯片内部集成的功能越来越强大,内部结构日趋复杂,集成电路已进入系统级芯片(SOC)时代。芯片的高集成度和印刷板的高密度组装使得集成电路芯片外部可接触的引脚越来越少,测试的难度也越来越大,芯片的测试成本甚至高于芯片本身的设计生产的费用,芯片测试已成为制约芯片发展的瓶颈。
目前,在板级电路故障诊断时,施加或获取信号的主要方法是接触式诊断,即使用针床或人工使用探针,探测电路内部节点的电信号,根据这些信息进行故障定位。随着电路板逐渐向小型化、密集化、多层化的方向发展,接触式诊断的测试已经难以为继。在此背景下,边界扫描测试(BST:BoundaryScan Test)技术应运而生。
基于边界扫描的标准化可测性设计技术现已形成较为成熟的体系,其影响已经涵盖了芯片、电路板、系统集成等不同层次的测试领域。IEEE 1149.1标准定义了一种标准的边界扫描结构及其测试接口,其主要思想是通过在芯片管脚和芯片内部逻辑电路之间增加边界扫描单元,实现对芯片管脚状态的串行设定和读取,主要解决电路板级数字电路的测试问题。IEEE 1149.4标准兼容IEEE 1149.1标准,此外还要通过在芯片内部新增的模拟测试总线以及相关的控制模块,实现对混合信号电路板中的模拟信号进行监测及模拟元件的参数测量。该技术标准为混合信号电路可测性设计提供了一种解决方案。
主要因为数模混合信号电路较数字信号电路要复杂的得多,其测试难度、复杂性和不可预知性也是数字电路测试中不可比拟的。故目前虽然支持IEEE 1149.1商品化的测试系统已有上百种,但支持IEEE 1149.4模拟信号电路测试的商品化的测试系统尚未见到。主要原因首先是缺少智能化的IEEE1149.4模拟信号电路测试平台,多数研究者只能采用现有的独立的测试仪器组合进行模拟信号电路的边界扫描测试。另外因混合信号电路边界扫描测试中模拟信号电路测试矢量生成及故障诊断难度较大。还有模拟边界扫描描述语言(ABSDL)正在发展中,未形成标准。
因此目前在混合信号集成电路中,对模拟信号电路部分的测试普遍比对数字信号电路部分的测试困难得多,并已成为混合信号电路测试的“瓶颈”。据国外报道,在一个混合信号芯片内,仅占硅片面积5%的模拟信号电路部分的测试成本却占了整个芯片测试成本的95%。故现市场需要混合信号电路边界扫描测试系统及测试方法。
实用新型内容
本实用新型要解决技术问题是设计一种混合信号电路边界扫描测试系统,包括微机、微处理器、混合信号电路边界扫描测试控制器和模拟仪器平台,混合信号电路边界扫描测试控制器直接控制模拟仪器平台输出模拟测试激励电压/电流信号,并采集被测电路电压响应结果,解决了数字矢量施加、模拟测试激励施加及电压采集之间的同步问题。
本实用新型设计的混合信号电路边界扫描测试系统,包括微机、微处理器和模拟仪器平台,还有混合信号电路边界扫描测试控制器。
所述微机为本测试系统软件平台,其含有混合信号电路的边界扫描测试软件并接有人机界面,通过人机界面实现混合信号电路的边界扫描测试操作,编译电路板的网络连接及器件信息、生成相关测试任务的测试指令和测试矢量,并对测试结果进行分析,对被测电路中的故障进行诊断与定位。微机与微处理器连接,经微处理器发送测试命令和测试数据,接收测试结果。
所述微机与微处理器经USB接口连接。
所述微处理器的输入/输出口连接混合信号电路边界扫描测试控制器的处理器接口。微处理器接收微机测试系统软件生成的测试指令和测试矢量,并按数据格式进行解析,送入混合信号电路边界扫描测试控制器的相应寄存器进行读写操作,并将混合信号电路边界扫描测试控制器的测试结果转送到微机。
所述混合信号电路边界扫描测试控制器包括主机模块及经读写数据总线与主机模块连接的计数模块、命令模块、测试时钟分频器、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块;所述串行扫描模块用于产生符合IEEE 1149.1标准的JTAG(联合测试行动组,Joint Test ActionGroup的缩写)测试信号并接收被测电路的响应结果。所述模拟仪器平台控制模块配有混合信号控制接口,该接口连接模拟仪器平台。
所述模拟仪器平台包括程控信号源和电压采集模块。
所述程控信号源产生被测电路的交/直流电压或电流激励信号,其输出端连接被测电路的激励端口AT1。程控信号源产生的激励信号的电压或电流信号幅度,交流电压或电流的频率由程控信号源接收的混合信号电路边界扫描测试控制器的控制信号设定,电压或电流幅度以及交流电压或电流的频率设定后在负载范围内保持恒定。
所述电压采集模块采集被测电路电压响应信号,配置有交直流电压切换电路和自动量程切换电路。所述电压采集模块的输入端连接被测电路的采集端口AT2。
所述混合信号控制接口为串行外设接口(SPI),所述串行外设接口包括时钟线(SCK)、从机选择线主机输出从机输入线(MOSI)和主机输入从机输出线(MISO)。混合信号电路边界扫描测试控制器作为从机,其串行外设接口(SPI)工作于从模式,模拟仪器平台作为主机,其串行外设接口(SPI)工作于主模式,模拟仪器平台与混合信号电路边界扫描测试控制器以串行外设接口连接,混合信号电路边界扫描测试控制器通过串行外设接口(SPI)向模拟仪器平台传送测试命令和程控信号源激励信号的幅度和频率控制信息,并接收电压采集模块采集的被测电路电压响应信号。
所述串行扫描模块配有2组JTAG接口,1组JTAG接口连接所述被测电路的1条独立的扫描链路,或者2组JTAG接口同时连接所述被测电路的两条独立的扫描链路。所述JTAG接口包括测试复位线测试时钟线(TCK)、测试模式选择线(TMS)、测试数据输出线(TDO)和测试数据输入线(TDI)。
所述串行扫描模块根据IEEE 1149.1标准生成测试模式选择信号(TMS),在被测电路的测试访问端口(TAP)控制器移位指令寄存状态和移位数据寄存状态通过测试数据输出线(TDO)发送测试指令和测试矢量到被测电路,同时经测试数据输入线(TDI)接收被测电路的串行测试结果。
使用本混合信号电路边界扫描测试系统时,测试前混合信号电路边界扫描测试系统中的混合信号电路边界扫描测试控制器的串行扫描模块的JTAG接口连接被测电路的JTAG接口,模拟仪器平台的程控信号源的输出端连接被测电路的激励端口AT1,电压采集模块的输入端连接被测电路的采集端口AT2。
所述被测电路的多个芯片均为只支持IEEE 1149.1标准时,该被测电路为支持IEEE 1149.1标准的电路,支持IEEE 1149.1标准的芯片必须支持旁路指令(BYPASS)、采样/预装指令(SAMPLE/PRELOAD)和外测试指令(EXTEST)等必备指令,而功能测试指令(INTESET)、内建自测试指令(RUNBIST)、器件识别码指令(IDCODE)和器件用户码指令(USERCODE)等为可选指令。对其的测试为数字电路边界扫描测试,此类被测电路配有JTAG接口;所述被测电路的多个芯片均支持IEEE 1149.1标准,且其中还有支持IEEE 1149.4标准的芯片时,被测电路为支持IEEE 1149.4标准的电路,支持IEEE 1149.4标准的芯片除了支持IEEE 1149.1标准规定的必备指令外,还必须支持探针指令(PROBE)。对其的全面测试为数字电路边界扫描测试和模拟电路边界扫描测试,此类被测电路也配有JTAG接口,还配有模拟测试总线接口,模拟测试总线接口包括激励端口AT1和采集端口AT2。
所述的两类被测电路各芯片上的JTAG接口的连接方式如下:各芯片JTAG接口中的测试数据输入线(TDI)和测试数据输出线(TDO)依次串联,首尾两端芯片的测试数据输出线(TDO)和测试数据输入线(TDI)分别连接该被测电路JTAG接口的测试数据输入线(TDI)和测试数据输出线(TDO);各芯片JTAG接口中的测试模式选择线(TMS)并联、连接该被测电路JTAG接口的测试模式选择线(TMS)。各芯片JTAG接口中的测试时钟线(TCK)并联、连接该被测电路JTAG接口的测试时钟线(TCK),从而构成该被测电路的一条边界扫描链。支持IEEE 1149.4标准的被测电路,将所有支持IEEE1149.4标准芯片的激励端口AT1,采集端口AT2分别并联与该被测电路的模拟测试总线接口的激励端口AT1和采集端口AT2相连。
本系统与被测电路的JTAG接口的具体连接方式为:所述被测电路JTAG接口连接本系统的混合信号电路边界扫描测试控制器的JTAG接口。
本系统与被测电路的模拟测试总线接口的具体连接方式为:所述本系统模拟测试平台的程控信号源的输出端连接被测电路模拟测试总线接口的激励端口AT1;所述本系统模拟测试平台的电压采集模块的输入端连接被测电路模拟测试总线接口的采集端口AT2。
本混合信号电路边界扫描测试方法主要包括数字信号电路边界扫描测试方法和模拟信号电路边界扫描测试方法。
所述数字信号电路边界扫描测试方法主要包括扫描链测试,互连测试和功能测试,根据测试任务选择相应的边界扫描测试指令,所述扫描链测试指边界扫描链路中各芯片的JTAG接口信号的连接故障测试,采用采样/预装指令(SAMPLE/PRELOAD);所述互连测试指边界扫描链路中各芯片之间的信号线连接故障测试,包括短路故障、开路故障和固定型故障,采用外测试指令(EXTEST);所述功能测试指边界扫描链中的芯片的功能故障测试,采用功能测试指令(INTEST)。
用本实用新型混合信号电路边界扫描测试系统对数字信号电路边界扫描测试方法与现有技术相同。
所述模拟信号电路边界扫描测试方法主要包括模拟器件参数测试和性能指标测试,采用探针指令(PROBE),所述模拟器件参数测试包括边界扫描链中芯片间电阻、电容、电感、二极管、三极管等模拟器件的参数测试;所述性能指标测试包括指边界扫描链中放大器增益和滤波器幅频特性等指标的测试。
用本实用新型混合信号电路边界扫描测试系统对模拟信号电路进行边界扫描测试方法主要步骤如下:
步骤Ⅰ:配置信息
微机经微处理器向混合信号电路边界扫描测试控制器发送配置信息,主要包括测试时钟频率、测试模式选择(TMS)输出模式、测试数据输出(TDO)输出模式和电路模式选择四种配置信息;
步骤Ⅱ:测试指令
微机经微处理器向混合信号电路边界扫描测试控制器发送边界扫描测试指令长度和边界扫描测试指令。所述边界扫描测试指令长度为被测电路扫描链中的各个芯片的边界扫描测试指令长度的和;所述边界扫描测试指令为被测电路边界扫描链中的各个芯片的边界扫描测试指令按该芯片在被测电路边界扫描链中的顺序串行连接构成。
步骤Ⅲ:测试矢量
微机经微处理器依次向混合信号电路边界扫描测试控制器发送边界扫描测试矢量长度和一个边界扫描测试矢量。
所述边界扫描测试矢量长度为被测电路边界扫描链中的各个芯片的边界扫描单元数的总和;所述边界扫描测试矢量由二进制数构成,一个边界扫描测试矢量通过混合信号电路边界扫描测试系统的JTAG接口的测试数据输出线(TDO)全部串行移入被测电路边界扫描链的所有边界扫描单元,所述二进制数的数值用于控制被测电路边界扫描链中支持IEEE 1149.4标准的芯片内部的测试总线接口电路(TBIC)和模拟边界扫描单元(ABM)的开关矩阵的导通和关闭状态,以使被测电路激励端口AT1和采集端口AT2连接到边界扫描链中被测芯片的测试点。根据支持IEEE 1149.4标准的芯片的内部开关真值表和开关的导通和关闭状态即可得到该芯片对应的边界扫描测试矢量,多个芯片的边界扫描测试矢量一起构成被测电路扫描链的边界扫描测试矢量。
步骤Ⅳ:模拟激励控制
微机经微处理器向混合信号电路边界扫描测试控制器发送模拟激励控制信息,控制模拟仪器平台的程控信号源输出相应的激励信号到被测电路的激励端口AT1;若为直流测试,所述模拟激励信号为电压幅度U的直流电压或电流幅度I的直流电流信号;若为交流测试,所述模拟激励信号为电压幅度U和频率f的交流电压信号,或者为电流幅度I和频率f的交流电流信号。微机对模拟激励电压幅度U、电流幅度I和频率f的控制信息由模拟仪器平台的程控信号源的电压、电流输出范围和频率控制方式,以及被测电路中芯片的测试要求确定。
步骤Ⅴ:电压采集
模拟仪器平台的电压采集模块采集被测电路的采集端口AT2的直流电压或交流电压有效值,模拟仪器平台将电压响应结果V通过混合信号控制接口发送到混合信号电路边界扫描测试控制器,微机经微处理器从混合信号电路边界扫描测试控制器读取电压响应结果。
针对被测电路中的测试模型,需要返回步骤Ⅲ,改变边界扫描测试矢量,以使被测电路激励端口AT1和采集端口AT2连接到边界扫描链中的被测芯片其它测试点;重复步骤Ⅳ,发送修改的模拟激励信号控制信息,当模拟激励信号控制信息无改变时、模拟仪器平台的程控信号源将持续输出原来的激励信号,无需重复步骤Ⅳ;重复步骤Ⅴ,获取被测电路的采集端口AT2的交流电压有效值或直流电压。当被测电路含有多个不同的测试模型时,对各个测试模型多次重复步骤Ⅲ~步骤Ⅴ,逐个进行测试。如T型电阻模型测试,重复步骤Ⅲ~步骤Ⅴ至少2次;Π型电阻模型测试,重复步骤Ⅲ~步骤Ⅴ至少3次;三极管放大倍数测试,重复步骤Ⅲ~步骤Ⅴ至少1次。
根据测试模型,由测试激励信号的幅度,频率及电压响应结果建立相应方程组,求解模拟信号电路的参数或绘制性能指标的特性曲线,完成模拟信号电路边界扫描测试。
与现有技术相比,本实用新型的混合信号电路边界扫描测试系统具有以下优点:1、不仅支持IEEE 1149.1标准的数字信号电路的边界扫描测试,还支持IEEE 1149.4标准的混合信号电路的边界扫描测试,方便准确;2、支持模拟仪器平台的混合信号电路边界扫描测试控制器,解决了混合信号边界扫描测试中的JTAG测试矢量施加、模拟测试激励施加及电压采集的同步问题;可实现混合信号电路参数和功能的在线测试;3、本实用新型组合了程控信号源和电压采集模块,省去了通用仪器的高昂费用,使本测试系统有较高的性价比,且体积小,易于使用。
附图说明
图1本混合信号电路边界扫描测试系统实施例结构框图。
图中标号为:
1、处理器接口,2、混合信号控制接口,3、JTAG接口。
具体实施方式
下面结合附图及实施例对本实用新型作进一步描述:
混合信号电路边界扫描测试系统实施例如图1所示,包括微机、微处理器、模拟仪器平台和混合信号电路边界扫描测试控制器。
所述微机为本测试系统软件平台,其含有混合信号电路的边界扫描测试软件并接有人机界面,通过人机界面实现混合信号电路的边界扫描测试操作,编译电路板的网络连接及器件信息、生成相关测试任务的测试指令和测试矢量,并对测试结果进行分析,对被测电路中的故障进行诊断与定位。
微机与微处理器连接,经微处理器发送测试命令和测试数据,接收测试结果。
所述微机与微处理器经USB接口连接。
所述微处理器的输入/输出口连接混合信号电路边界扫描测试控制器的处理器接口1。微处理器接收微机测试系统软件生成的测试指令和测试矢量,并按数据格式进行解析,送入混合信号电路边界扫描测试控制器的相应寄存器进行读写操作,并将混合信号电路边界扫描测试控制器的测试结果转送到微机。
所述混合信号电路边界扫描测试控制器包括主机模块及经读写数据总线与主机模块连接的计数模块、命令模块、测试时钟分频器、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块;所述串行扫描模块产生符合IEEE 1149.1标准的JTAG测试信号并接收被测电路的响应结果。所述模拟仪器平台控制模块配有混合信号控制接口2,该接口连接模拟仪器平台。
所述模拟仪器平台包括程控信号源和电压采集模块。
所述程控信号源产生被测电路的交/直流电压或电流激励信号,其输出端连接被测电路的激励端口AT1。程控信号源产生的激励信号的电压或电流信号幅度,交流电压或电流的频率由程控信号源接收的混合信号电路边界扫描测试控制器发送的控制信息设定,电压或电流幅度以及交流电压或电流的频率设定后在负载范围内保持恒定。
所述电压采集模块采集被测电路电压响应信号,配置有交直流电压切换电路和自动量程切换电路。所述电压采集模块的输入端连接被测电路的采集端口AT2。
所述混合信号控制接口2为串行外设接口(SPI),所述串行外设接口包括时钟线(SCK)、从机选择线主机输出从机输入线(MOSI)和主机输入从机输出线(MISO)。混合信号电路边界扫描测试控制器作为从机,其串行外设接口(SPI)工作于从模式,模拟仪器平台作为主机,其外设接口(SPI)工作于主模式,模拟仪器平台与混合信号电路边界扫描测试控制器以串行外设接口连接,混合信号电路边界扫描测试控制器通过串行外设接口向模拟仪器平台传送测试命令和程控信号源激励信号的幅度和频率控制信息,并接收电压采集模块采集的被测电路电压响应信号。
所述串行扫描模块配有2组JTAG接口3,1组JTAG接口3连接所述被测电路的1条独立的扫描链路,或者2组JTAG接口3同时连接所述被测电路的两条独立的扫描链路。所述JTAG接口3主要包括测试复位线测试时钟线(TCK)、测试模式选择线(TMS)、测试数据输出线(TDO)和测试数据输入线(TDI)。
所述串行扫描模块根据IEEE 1149.1标准生成测试模式选择信号(TMS),在被测电路的测试访问端口(TAP)控制器移位指令寄存状态和移位数据寄存状态通过测试数据输出线(TDO)发送测试指令和测试矢量到被测电路,同时经测试数据输入线(TDI)接收被测电路的串行测试结果。
上述实施例,仅为对本实用新型的目的、技术方案和有益效果进一步详细说明的具体个例,本实用新型并非限定于此。凡在本实用新型的公开的范围之内所做的任何修改、等同替换、改进等,均包含在本实用新型的保护范围之内。
Claims (6)
1.混合信号电路边界扫描测试系统,包括微机、微处理器和模拟仪器平台,其特征在于:
还有混合信号电路边界扫描测试控制器;
所述微机接有人机界面,微机与微处理器连接;
所述微处理器的输入/输出口连接混合信号电路边界扫描测试控制器的处理器接口(1);
所述混合信号电路边界扫描测试控制器包括主机模块及经读写数据总线与主机模块连接的计数模块、命令模块、测试时钟分频器、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块;所述串行扫描模块为产生符合IEEE1149.1标准的JTAG测试信号并接收被测电路响应结果的模块;所述模拟仪器平台控制模块配有混合信号控制接口(2),该接口连接模拟仪器平台;
所述模拟仪器平台包括程控信号源和电压采集模块。
2.根据权利要求1所述的混合信号电路边界扫描测试系统,其特征在于:
所述产生被测电路的交/直流电压或电流激励信号的程控信号源,其输出端连接被测电路的激励端口AT1。
3.根据权利要求1所述的混合信号电路边界扫描测试系统,其特征在于:
所述采集被测电路电压响应信号的电压采集模块,配置有交直流电压切换电路和自动量程切换电路;所述电压采集模块连接被测电路的采集端口AT2。
4.根据权利要求1所述的混合信号电路边界扫描测试系统,其特征在于:
所述混合信号控制接口(2)为串行外设接口,所述串行外设接口包括时钟线、从机选择线、主机输出从机输入线和主机输入从机输出线;混合信号电路边界扫描测试控制器作为从机,其串行外设接口工作于从模式,模拟仪 器平台作为主机,其串行外设接口工作于主模式,模拟仪器平台与混合信号电路边界扫描测试控制器以串行外设接口连接。
5.根据权利要求1所述的混合信号电路边界扫描测试系统,其特征在于:
所述串行扫描模块配有2组JTAG接口(3),1组JTAG接口(3)连接所述被测电路的1条独立的扫描链路,或者2组JTAG接口(3)同时连接所述被测电路的两条独立的扫描链路;所述JTAG接口(3)包括测试复位线、测试时钟线、测试模式选择线、测试数据输出线和测试数据输入线。
6.根据权利要求1所述的混合信号电路边界扫描测试系统,其特征在于:
所述微机与微处理器经USB接口连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220413984 CN202929169U (zh) | 2012-08-20 | 2012-08-20 | 混合信号电路边界扫描测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220413984 CN202929169U (zh) | 2012-08-20 | 2012-08-20 | 混合信号电路边界扫描测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202929169U true CN202929169U (zh) | 2013-05-08 |
Family
ID=48219116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220413984 Expired - Fee Related CN202929169U (zh) | 2012-08-20 | 2012-08-20 | 混合信号电路边界扫描测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202929169U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104502645A (zh) * | 2015-01-26 | 2015-04-08 | 浪潮(北京)电子信息产业有限公司 | 一种jtag信号发生方法和发生器 |
CN109901046A (zh) * | 2017-12-08 | 2019-06-18 | 英业达科技有限公司 | 电路板的电压引脚导通检测系统及其方法 |
-
2012
- 2012-08-20 CN CN 201220413984 patent/CN202929169U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104502645A (zh) * | 2015-01-26 | 2015-04-08 | 浪潮(北京)电子信息产业有限公司 | 一种jtag信号发生方法和发生器 |
CN109901046A (zh) * | 2017-12-08 | 2019-06-18 | 英业达科技有限公司 | 电路板的电压引脚导通检测系统及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102818986A (zh) | 混合信号电路边界扫描测试系统及测试方法 | |
US5254942A (en) | Single chip IC tester architecture | |
US11579193B2 (en) | Shadow access port integrated circuit | |
CN102809934A (zh) | 混合信号电路边界扫描测试控制器 | |
CN103471473B (zh) | 一种便携式导弹综合测试车自动计量检定装置及检定方法 | |
CN104133171A (zh) | 一种基于单片机的简易边界扫描测试系统及测试方法 | |
CN101071155A (zh) | 一种可实现边界扫描多链路测试的装置及方法 | |
WO2007140366A2 (en) | Testing components of i/o paths of an integrated circuit | |
CN202929399U (zh) | 混合信号电路边界扫描测试控制器 | |
CN105334452A (zh) | 一种边界扫描测试系统 | |
CN105334451A (zh) | 边界扫描测试系统 | |
CN202929169U (zh) | 混合信号电路边界扫描测试系统 | |
CN103487747B (zh) | 符合边界扫描标准的扫描子链型测试结构及测试方法 | |
CN102353867A (zh) | 一种互连测试设备及其测试方法 | |
CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
CN108051767A (zh) | 一种用于集成电路测试仪的自动诊断系统 | |
He et al. | SAM: A comprehensive mechanism for accessing embedded sensors in modern SoCs | |
CN102760497A (zh) | 含有jtag接口的芯片 | |
Lin et al. | The study of design for testability on analog circuit based on boundary-scan | |
Barr et al. | End-to-end testing for boards and systems using boundary scan | |
Lee | Boundary scan and core-based testing | |
CN205910302U (zh) | 一种多工位边界扫描并行测试系统 | |
Elvira et al. | Fault Coverage Improving for SoC Based on IEEE1500 SECT standard | |
Cheng-gang et al. | Design of test and diagnosis system for FPGA circuit board based on functional modeling | |
Garbolino et al. | Avoiding Crosstalk Influence on Interconnect Delay Fault Testing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130508 Termination date: 20150820 |
|
EXPY | Termination of patent right or utility model |