CN202797922U - 提供静电放电防护的集成电路和静电放电防护系统 - Google Patents

提供静电放电防护的集成电路和静电放电防护系统 Download PDF

Info

Publication number
CN202797922U
CN202797922U CN2012202062333U CN201220206233U CN202797922U CN 202797922 U CN202797922 U CN 202797922U CN 2012202062333 U CN2012202062333 U CN 2012202062333U CN 201220206233 U CN201220206233 U CN 201220206233U CN 202797922 U CN202797922 U CN 202797922U
Authority
CN
China
Prior art keywords
circuit
static discharge
high impedance
protection system
discharge protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012202062333U
Other languages
English (en)
Inventor
克里斯托弗·A·贝内特
科奈斯·P·斯诺登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Application granted granted Critical
Publication of CN202797922U publication Critical patent/CN202797922U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

本实用新型涉及一种提供静电放电防护的集成电路和一种静电放电防护系统。一种装置包括集成电路IC，该集成电路IC包括外部集成电路IC接头、高阻抗电路、通过高阻抗电路通信连接到外部集成电路IC接头的偏置电路以及连接到偏置电路以形成从集成电路IC外部接头通过高阻抗电路导向静电放电ESD防护电路的电路分流路径的静电放电ESD防护电路。

Description

提供静电放电防护的集成电路和静电放电防护系统
技术领域
概括地说，本文涉及为集成电路IC提供静电放电ESD防护，具体地说，涉及为具有特定阻抗需求的集成电路IC的输入和输出提供静电放电ESD防护。 
背景技术
集成电路IC可以从片外电子设备接收电信号。静电放电ESD防护是无法使用大电容电路来吸收来自静电放电ESD事件的电流的集成电路所关注的。典型地，集成电路IC的输入和输出接头包括用于通过将静电放电ESD转接到地来防止静电放电ESD事件对集成电路IC造成损坏的电路。然而，静电放电ESD防护可能使得高度灵敏的输入和输出接头的设计变复杂。 
实用新型内容
本文涉及为集成电路IC提供静电放电ESD防护，具体地说，涉及为具有特定阻抗需求的集成电路IC的输入和输出提供静电放电ESD防护。 
一种提供静电放电ESD防护的集成电路IC，所述集成电路IC具有：外部集成电路IC接头、高阻抗电路、通过该高阻抗电路通信连接到外部集成电路IC接头的偏置电路，以及连接到该偏置电路以形成从所述外部集成电路IC接头通过高阻抗电路导向静电放电ESD防护电路的电路分流路径的静电放电ESD防护电路。 
一种静电放电ESD防护系统，包括麦克风电路以及如上所述的集成电路IC，其中所述集成电路IC包括：外部集成电路IC接头，其通信连接到所述麦克风电路；高阻抗电路；偏置电路，其通过所述高阻抗电路通信连接到所述外部集成电路IC接头；以及，静电放电ESD防护电路，其连接到所述偏置电路，以形成从所述外部集成电路IC接头通过所述高阻抗电路导向所述静电放电 ESD防护电路的电路分流路径。 
在集成电路IC内部提供静电放电ESD防护可以得到更为稳健的系统设计，并且由于省去用于静电放电ESD防护的特殊封装而减小了系统尺寸。 
该部分旨在提供对本专利申请的主题的概括，并非旨在提供对本实用新型的排他性或穷尽性解释。包含具体实施方式是为了提供与本专利申请有关的其它信息。 
附图说明
在附图(其不一定按比例绘制)中，相似的数字可以描述不同的视图中的类似部件。具有不同字母后缀的相似数字可以表示类似部件的不同例子。附图以举例而非限制的方式大体示出了本文中讨论的各个示例。 
图1是示例集成电路IC的部分的方框图。 
图2是为电路提供静电放电ESD防护的示例方法的流程图。 
图3是另一示例集成电路IC的部分的方框图。 
图4是示例系统的部分的方框图。 
具体实施方式
用于麦克风接头的输入是具有特定阻抗需求的外部集成电路IC接头的示例。因为麦克风本质上是容性装置，接收麦克风信号的集成电路IC输入需要是高阻抗输入。任何对这种输入的静电放电ESD防护都不应该例如通过增加管脚的电容来改变该输入的阻抗特性(profile)。这样做是有问题的，原因在于静电放电ESD防护电路通常利用增大输入管脚的电容的电阻-电容(RC)触发器。因为麦克风的特定输入需求，集成电路IC制造者经常不在这些灵敏输入上纳入静电放电ESD电路防护。相反，静电放电ESD防护是通过封装来提供的，例如，通过将麦克风和集成电路IC一起放置在静电放电ESD防护金属筒或罐中来提供静电放电ESD防护。 
图1是示例集成电路IC 100的部分的方框图。该集成电路IC 100包括内部 集成电路IC电路110的外部集成电路IC接头105、高阻抗电路115和通过高阻抗电路115通信连接到外部集成电路IC接头105的偏置电路120。集成电路IC还包括静电放电ESD防护电路125，该静电放电ESD防护电路125连接到偏置电路120，以形成从集成电路IC外部接头105通过高阻抗电路115导向静电放电ESD防护电路125的电路分流路径。 
图2是为集成电路IC外部接头提供静电放电ESD防护的示例方法200的流程图。在方框205，将集成电路IC外部接头通过高阻抗电路通信连接到偏置电路。该通信连接允许在外部接头和偏置电路之间传送信号，即便存在中间电路(例如，在高阻抗电路的情况下)也可以如此。 
在方框210，将偏置电路通信连接到静电放电ESD防护电路，以形成从集成电路IC外部接头通过高阻抗电路到静电放电ESD防护电路的电路分流路径(例如到地)。 
图3是另一示例集成电路IC 300的部分的方框图。在该图中，外部集成电路IC接头是接收电输入信号的输入接头305，比如从麦克风(例如，MIC输入)接收输入信号的输入接头。偏置电路320包括被配置成将所接收的电输入信号偏置到共模电压的共模偏置电路。因为麦克风是容性装置(例如，小于1皮法)，该接头是AC连接的。来自麦克风的信号输入在由共模电压提供的基线的周围变化。可以利用分压器来设置该共模电压。 
偏置电路320包括通过高阻抗电路315连接到外部集成电路IC接头的输出。该图也示出了由RC触发器构成的静电放电ESD防护电路325的示例。电路的RC时间常数被布置(size)为反映输入上的电压的快速上升(例如，以传递具有纳秒级的时间常数的电压增大)。在该图中可以看出，将RC触发器直接电连接到输入接头305可能会增加输入的电容，并且改变麦克风的信号。通过将静电放电ESD防护电路325电连接到偏置电路320并且将偏置电路320通过高阻抗电路315连接到输入接头，来避免这种阻抗的改变。 
高阻抗电路315确保在麦克风的电容上的电荷不仅仅通过偏置电路320和静电放电ESD防护电路325的一个或两个而被释放。另外，因为静电放电ESD 防护电路325未直接连接到输入接头，因此静电放电ESD防护电路325不会由于到电路地的泄漏而促成对输入的偏置。在一些示例中，高阻抗电路的电阻大于1吉欧(GΩ)。在一些示例中，高阻抗电路315包括二极管电路，该二极管电路被配置成将由在集成电路IC外部接头处的静电放电ESD事件产生的电流传导到静电放电ESD防护电路325。高阻抗电路315中的一个或多个二极管将静电放电ESD电流传导到共模电压节点。静电放电ESD防护电路325将导通和保护集成电路IC的内部电路310。 
图4是示例电子系统400的部分的方框图。系统400包括麦克风电路430和集成电路IC。集成电路IC包括通信连接到麦克风电路430的外部集成电路IC接头405、高阻抗电路415、通过高阻抗电路415通信连接到外部集成电路IC接头405的偏置电路420以及静电放电ESD防护电路425。静电放电ESD防护电路425连接到偏置电路420，以形成从集成电路IC外部接头通过高阻抗电路导向静电放电ESD防护电路的电路分流路径。静电放电ESD防护电路425将导通和保护集成电路IC的内部电路410。 
麦克风电路430可以容性连接到外部集成电路IC接头405，在一些示例中，在外部集成电路IC接头405处的电容小于1皮法。在一些示例中，偏置电路420包括共模偏置电路，该共模偏置电路具有通过高阻抗电路415连接到外部集成电路IC接头405的输出。在一些示例中，系统405被包括在语音记录装置中。在一些示例中，系统400被包括在蜂窝电话中。 
在集成电路IC内部提供静电放电ESD防护可以得到更为稳健的系统设计，并且由于省去用于静电放电ESD防护的特殊封装而减小了系统尺寸。 
补充注释 
示例1包括如下主题(比如设备或集成电路)，该主题包括：外部集成电路IC接头、高阻抗电路、通过高阻抗电路通信连接到外部集成电路IC接头的偏置电路，连接到偏置电路以形成电路分流路径的静电放电ESD防护电路。电路分流路径从外部集成电路IC接头通过高阻抗电路导向静电放电ESD防护电路。 
在示例2中，示例1的主题可以可选地包括外部集成电路IC接头，该外部 集成电路IC接头可以是接收电输入信号的输入接头。该偏置电路可以可选地包括共模偏置电路，该共模偏置电路被配置成将所接收的电输入信号偏置到共模电压，并且其中偏置电路包括通过高阻抗电路连接到外部集成电路IC接头的输出。 
在示例3中，示例1和2的一个或任一组合的主题可以可选地包括具有大于1吉欧(1GΩ)的电阻的高阻抗电路。 
在示例4中，示例1-3的一个或任一组合的主题可以可选地包括具有小于1皮法(1pF)的电容的外部集成电路IC接头。 
在示例5中，示例1-4的一个或任一组合的主题可以可选地包括高阻抗电路，该高阻抗电路可包括被配置成将由在外部集成电路IC接头处的静电放电静电放电ESD事件产生的电流传导到静电放电ESD防护电路的二极管电路。 
示例6可以包括如下主题，或者可以与示例1-5的一个或任一组合的主题相结合以包括如下主题(比如系统)，该主题包括麦克风电路和集成电路IC。该集成电路IC可以包括通信连接到麦克风电路的外部集成电路IC接头、高阻抗电路、通过该高阻抗电路通信连接到外部集成电路IC接头的偏置电路，以及连接到偏置电路以形成从外部集成电路IC接头通过高阻抗电路导向静电放电ESD防护电路的电路分流路径的静电放电ESD防护电路。 
在示例7中，示例6的主题可以可选地包括偏置电路，该偏置电路包括具有通过高阻抗电路连接到外部集成电路IC接头的输出的共模偏置电路。 
在示例8中，示例6和7的一个或任一组合的主题可以可选地包括可以容性连接到外部集成电路IC接头的麦克风电路。 
在示例9中，示例6-8的一个或任一组合的主题可以可选地包括可以具有小于1皮法的电容的外部集成电路IC接头。 
在示例10中，示例6-9的一个或任一组合的主题可以可选地包括可以具有大于1吉欧的电阻的高阻抗电路，。 
在示例11中，示例6-10的一个或任一组合的主题可以可选地包括高阻抗电路，该高阻抗电路包括二极管电路，该二极管电路被配置成将由在外部集成 电路IC接头处的静电放电ESD事件产生的电流传导到静电放电ESD防护电路。 
在示例12中，示例6-11的一个或任一组合的主题可以可选地包括被包括在蜂窝电话中的系统。 
在示例13中，示例6-12的一个或任一组合的主题可以可选地包括被包括在语音记录装置中的系统。 
示例14可以包括如下主题，或者可以与示例1-13的一个或任一组合的主题相结合以包括如下主题(比如方法，用于执行操作的单元，或者包括当由机器执行时使机器执行操作的指令的机器可读介质)，该主题包括：将集成电路IC外部接头通过高阻抗电路通信连接到偏置电路，以及将偏置电路通信连接到静电放电ESD防护电路以形成从集成电路IC外部接头通过高阻抗电路到静电放电ESD防护电路的电路分流路径。 
该主题可以包括用于比如通过从I/O管脚延伸到集成电路IC内部的偏置电路的集成电路IC金属互连将集成电路IC外部接头通信连接到偏置电路的单元。该主题可以包括用于将偏置电路通信连接到静电放电ESD防护电路以形成电路分流路径的单元，比如，集成电路IC互连或集成电路IC内部的器件。 
在示例15中，权利要求14的主题可以可选地包括将集成电路IC外部接头通信连接到共模偏置电路的输出。 
在示例16中，示例14和15的一个或任一组合的主题可以可选地包括将集成电路IC外部接头容性连接到第二装置以利用第二装置传送电信号。该主题可以包括用于容性连接的单元，比如第二装置内部的电容器或集成电路IC的容性电路I/O电路。 
在示例17中，示例14-16的一个或任一组合的主题可以可选地包括为麦克风的外部接头提供交流电流耦接头以接收电麦克风信号。 
在示例18中，示例14-17的一个或任一组合的主题可以包括将集成电路IC外部接头连接到具有大于1吉欧的电阻的电路。 
在示例19中，示例14-18的一个或任一组合的主题可以可选地包括将集成电路IC外部接头连接到高阻抗电路，该高阻抗电路包括将来自静电放电ESD 事件的电流传导到静电放电ESD防护电路的二极管。 
示例20可以包括如下主题，或者与示例1-5的一个或任一组合的主题相结合以包括如下主题(比如设备)，该主题包括用于通过外部接头向在集成电路IC上接收的电信号施加偏置电压的单元，用于将集成电路IC外部接头高阻抗连接到用于施加偏置电压的单元的单元，以及用于通过用于高阻抗连接的单元来将由静电放电ESD事件产生的能量从集成电路IC外部接头分流到静电放电ESD防护电路的单元。 
示例21包括如下主题，或者可选地与示例1-20的任一个或多个的任一部分或任意部分的组合相结合以包括如下主题，该主题可以包括用于执行示例1-19的功能中的任一个或多个功能的单元，或者包括机器可读介质，该机器可读介质包括当由机器执行时使机器执行示例1-20的功能中的任一个或多个功能的指令。 
这些非限定性示例可以以任一排列或组合的方式相结合。 
上述详细说明书参照了附图，附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本实用新型的具体实施例。这些实施例在本文中被称作“示例”。本文所涉及的所有出版物、专利及专利文件全部作为本文的参考内容，尽管它们是分别加以参考的。如果本文与参考文件之间存在用途差异，则将参考文件的用途视作本文的用途的补充，若两者之间存在不可调和的差异，则以本文的用途为准。 
在本文中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本文中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在本文中，术语“包含”和“包括”是开放性的，即，系统、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第 一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。 
本文所述的方法示例至少部分可以是机器或计算机执行的。一些示例可包括计算机可读介质或机器可读介质，其被编码有可操作为将电子装置配置为执行如上述示例中所述的方法的指令。这些方法的实现可包括代码，例如微代码，汇编语言代码，高级语言代码等。该代码可包括用于执行各种方法的计算机可读指令。所述代码可构成计算机程序产品的部分。此外，在一个示例中，所述代码可在执行期间或其它时间被有形地存储在一个或多个易失或非易失性计算机可读介质上。这些计算机可读介质可以包括但不限于，硬盘、移动磁盘、移动光盘(例如，压缩光盘和数字视频光盘)，磁带，存储卡或棒，随机存取存储器(RAM)，只读存储器(ROM)等。 
上述说明的作用在于解说而非限制。例如，上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本实用新型的主题可在于的特征少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式中，每个权利要求均作为一个单独的实施例。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本实用新型的范围。 

Claims (32)

1.一种提供静电放电防护的集成电路，其特征在于，该集成电路包括：
外部集成电路接头；
高阻抗电路；
偏置电路，其通过所述高阻抗电路通信连接到所述外部集成电路接头；以及
静电放电防护电路，其连接到所述偏置电路，以形成从所述外部集成电路接头通过所述高阻抗电路导向所述静电放电防护电路的电路分流路径。
2.根据权利要求1所述的提供静电放电防护的集成电路，其中，所述外部集成电路接头是接收电输入信号的输入接头，并且
其中，所述偏置电路包括：
共模偏置电路，其被配置成将所接收的电输入信号偏置到共模电压，以及
输出，其通过所述高阻抗电路连接到所述外部集成电路接头。
3.根据权利要求1所述的提供静电放电防护的集成电路，其中，所述高阻抗电路的电阻大于1GΩ。
4.根据权利要求2所述的提供静电放电防护的集成电路，其中，所述高阻抗电路的电阻大于1GΩ。
5.根据权利要求1所述的提供静电放电防护的集成电路，其中，所述外部集成电路接头的电容小于1皮法。
6.根据权利要求2所述的提供静电放电防护的集成电路，其中，所述外部集成电路接头的电容小于1皮法。
7.根据权利要求3所述的提供静电放电防护的集成电路，其中，所述外部集成电路接头的电容小于1皮法。
8.根据权利要求4所述的提供静电放电防护的集成电路，其中，所述外部集成电路接头的电容小于1皮法。 
9.根据权利要求1～8中任一项所述的提供静电放电防护的集成电路，其中，所述高阻抗电路包括二极管电路，所述二极管电路被配置成将由在所述外部集成电路接头处的静电放电事件产生的电流传导到所述静电放电防护电路。
10.一种静电放电防护系统，其特征在于，包括：
麦克风电路；以及
集成电路，其中该集成电路包括：
外部集成电路接头，其通信连接到所述麦克风电路；
高阻抗电路；
偏置电路，其通过所述高阻抗电路通信连接到所述外部集成电路接头；以及
静电放电防护电路，其连接到所述偏置电路，以形成从所述外部集成电路接头通过所述高阻抗电路导向所述静电放电防护电路的电路分流路径。
11.根据权利要求10所述的静电放电防护系统，其中，所述偏置电路包括共模偏置电路，所述共模偏置电路具有通过所述高阻抗电路连接到所述外部集成电路接头的输出。
12.根据权利要求10所述的静电放电防护系统，其中，所述麦克风电路容性连接到所述外部集成电路接头。
13.根据权利要求11所述的静电放电防护系统，其中，所述麦克风电路容性连接到所述外部集成电路接头。
14.根据权利要求10所述的静电放电防护系统，其中，所述外部集成电路接头的电容小于1皮法。
15.根据权利要求11所述的静电放电防护系统，其中，所述外部集成电路接头的电容小于1皮法。
16.根据权利要求12所述的静电放电防护系统，其中，所述外部集成电路接头的电容小于1皮法。
17.根据权利要求13所述的静电放电防护系统，其中，所述外部集成电路 接头的电容小于1皮法。
18.根据权利要求10所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
19.根据权利要求11所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
20.根据权利要求12所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
21.根据权利要求13所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
22.根据权利要求14所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
23.根据权利要求15所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
24.根据权利要求16所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
25.根据权利要求17所述的静电放电防护系统，其中，所述高阻抗电路的电阻大于1GΩ。
26.根据权利要求10～25中任一项所述的静电放电防护系统，其中，所述高阻抗电路包括二极管电路，所述二极管电路被配置成将由在所述外部集成电路接头处的静电放电事件产生的电流传导到所述静电放电防护电路。
27.根据权利要求10～25中任一项所述的静电放电防护系统，其中，所述系统被包括在蜂窝电话中。
28.根据权利要求26所述的静电放电防护系统，其中，所述系统被包括在蜂窝电话中。
29.根据权利要求10～25中任一项所述的静电放电防护系统，其中，所述系统被包括在语音记录装置中。
30.根据权利要求26所述的静电放电防护系统，其中，所述系统被包括在 语音记录装置中。
31.根据权利要求27所述的静电放电防护系统，其中，所述系统被包括在语音记录装置中。
32.根据权利要求28所述的静电放电防护系统，其中，所述系统被包括在语音记录装置中。 
CN2012202062333U 2011-05-09 2012-05-09 提供静电放电防护的集成电路和静电放电防护系统 Expired - Lifetime CN202797922U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/103,514 2011-05-09
US13/103,514 US8599525B2 (en) 2011-05-09 2011-05-09 ESD protection on high impedance MIC input

Publications (1)

Publication Number Publication Date
CN202797922U true CN202797922U (zh) 2013-03-13

Family

ID=47125023

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012202062333U Expired - Lifetime CN202797922U (zh) 2011-05-09 2012-05-09 提供静电放电防护的集成电路和静电放电防护系统
CN201210141813.3A Active CN102780214B (zh) 2011-05-09 2012-05-09 提供静电放电防护的集成电路和静电放电防护系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210141813.3A Active CN102780214B (zh) 2011-05-09 2012-05-09 提供静电放电防护的集成电路和静电放电防护系统

Country Status (3)

Country Link
US (1) US8599525B2 (zh)
KR (1) KR101919973B1 (zh)
CN (2) CN202797922U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780214A (zh) * 2011-05-09 2012-11-14 快捷半导体(苏州)有限公司 提供静电放电防护的集成电路和静电放电防护系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104852704B (zh) 2014-02-14 2018-08-14 快捷半导体(苏州)有限公司 静电放电的滤波电路和方法、以及复位电路和电子设备
CN106451385B (zh) * 2015-08-06 2019-01-01 天钰科技股份有限公司 静电放电保护电路与集成电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002078177A1 (de) * 2001-03-26 2002-10-03 Georg Neumann Gmbh Verstärkerschaltung
US7042689B2 (en) * 2003-01-21 2006-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies
DE602005010129D1 (de) * 2004-01-12 2008-11-20 Sonion As Verstärkerschaltung für kapazitive Umformer
EP2421281A3 (en) * 2010-08-17 2012-04-04 Nxp B.V. Circuit and method for monitoring a capacitive signal source
US8599525B2 (en) * 2011-05-09 2013-12-03 Fairchild Semiconductor Corporation ESD protection on high impedance MIC input

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780214A (zh) * 2011-05-09 2012-11-14 快捷半导体(苏州)有限公司 提供静电放电防护的集成电路和静电放电防护系统
CN102780214B (zh) * 2011-05-09 2015-03-25 快捷半导体(苏州)有限公司 提供静电放电防护的集成电路和静电放电防护系统

Also Published As

Publication number Publication date
KR20120125960A (ko) 2012-11-19
CN102780214B (zh) 2015-03-25
KR101919973B1 (ko) 2018-11-19
US20120287538A1 (en) 2012-11-15
US8599525B2 (en) 2013-12-03
CN102780214A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
CN103430448B (zh) 电荷泵静电放电保护
CN102110980B (zh) 一种防雷保护电路
CN202797922U (zh) 提供静电放电防护的集成电路和静电放电防护系统
CN202364377U (zh) 配件检测系统
CN203983979U (zh) 使电路免受瞬态电事件损坏的装置和保护电路
US10873654B2 (en) Folding mobile phone case
CN103913666A (zh) 用于检测卡连接状态的装置和方法
CN104704633A (zh) 用于d类功率放大器的静电放电保护
CN202713356U (zh) 可实现过压和过流保护的接口电路及电子设备
CN204885732U (zh) 一种带外部设备保护电路的usb
CN102739164A (zh) 噪声过滤电路以及集成电路
CN105633938B (zh) 电池输入系统及终端设备
CN202651778U (zh) 防止电荷耦合的esd保护
CN107293539B (zh) 具有可调节的触发阈值的静电放电保护装置
CN204946892U (zh) 具有静电放电防护的集成电路
CN205595780U (zh) 一种usb接口的静电防护装置
CN205812480U (zh) 一种静电释放电路
CN209730809U (zh) 一种sd卡静电保护电路
JP2005222855A (ja) レセプタクル
CN104124735B (zh) 一种充电电压的稳压电路
CN203491255U (zh) 一种降噪及静电释放保护电路
CN102692539B (zh) 过压容限电平检测电路、其操作方法及系统
CN208924088U (zh) 分体式监测系统的电源拓扑电路
CN111542165B (zh) 静电防护系统、方法、电子设备及存储介质
CN219938512U (zh) 一种耳机座子兼容侦测的主板及设备

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130313