CN202720635U

CN202720635U - 一种频率调整装置

Info

Publication number: CN202720635U
Application number: CN 201220319271
Authority: CN
Inventors: 杨美饶; 邱伟宏
Original assignee: HNXLI SEMICONDUCTOR CO Ltd
Current assignee: Guoan Jiuzhou New Energy Technology Co ltd
Priority date: 2012-07-02
Filing date: 2012-07-02
Publication date: 2013-02-06
Anticipated expiration: 2022-07-02

Abstract

本实用新型提供一种频率调整装置，所述频率调整装置包括：一处理单元，所述处理单元包括一缓存单元用以提供数据处理模块收集、译码及执行指令的功能；一频率调整模块，与所述处理单元连接，用以依据所述缓存单元中所储存的对应的数据处理模块执行数据存取的时间，调整所述处理单元的频率；以及一储存单元，与所述处理单元连接，用以提供所述处理单元快速存取所述频率调整模块数据及对应不同数据处理模块的数据存取时间的数据。本实用新型的频率调整装置，提供处理单元通过一内建于该处理单元的频率调整模块，而无需通过外加的电路模块，即获得对应不同数据存取速度的数据处理装置调整频率的功能。

Description

一种频率调整装置

技术领域

本实用新型涉及一种频率调整装置，具体地涉及一种应用于处理单元上的通过一频率调整机制以对应不同的存取频率数据处理模块的装置。

背景技术

随着电子信息科技的日新月异，许多应用于诸如个人计算机、笔记型计算机、平板计算机等电子数据处理装置中的处理单元、数据处理模块、存储单元以及总线等模块或装置的数据存取速度不断的提升。其中，该处理单元例如为中央处理单元或为处理单元等；该数据处理模块得例如为硬盘、只读光驱以及其它的外接或内建的外围装置；该存储单元例如为静态随机存取内存、动态随机存取内存、同步动态随机存取内存或双倍数据读取速率同步动态随机存取内存等具有挥发性的随机存储单元；而该装置总线则得包括任何以扩充总线或局部总线形式存在的数据总线、地址总线或控制总线等。

虽然电子数据处理装置中的各个模块或装置的数据存取速度不断的提升对于使用者而言能够节省许多不必要的时间成本的浪费，但是由于该电子数据处理装置的各个模块或装置间必须以该处理单元为中心，该处理单元依据程序指令来响应各个数据处理模块所发出的数据存取请求，并至该存储单元读取该被请求存取的数据，且于处理后传送至该数据处理模块以供其执行的。因此，该电子数据处理装置中各该模块或装置的数据读取速度必须能够相互配合，彼此间才能够进行信息交互，以达成数据存取与传送的目的。

但是，电子数据处理装置中的不同模块或装置间可能会因为生产制造时期的不同、所适用的规格或协议的不同甚至使用者组合选购上的考虑等缘故，而造成该电子数据处理装置的模块或装置间，其数据存取时间有所差异，若是处理单元无法因应加以调整时，数据在存取的过程中则会发生数据存取不正常的情况。因此当数据处理模块的数据存取时间较长时，已知的技术是将该处理单元搭配一外加的电路，用以延长处理单元处理数据存取的时间，再配合该存取速度较慢的数据处理模块进行数据的存取。

然而已知的技术以通过外加电路的方式不但会增加电路整体的体积，也将增加组装以及制造的成本。

实用新型内容

为解决上述已知技术的缺点，本实用新型的主要目的在于提供一种频率调整装置，用以提供处理单元一对应不同数据存取速度的数据处理装置调整频率的功能。

本实用新型的又一目的在于提供一种频率调整装置，通过一内建于该处理单元的频率调整模块，使得提供该处理单元对应不同数据处理模块的数据存取时间的功能，而无需通过外加的电路模块。

为达成以上所述的目的，本实用新型的频率调整装置包括：

一处理单元，所述处理单元包括一缓存单元用以提供数据处理模块收集、译码及执行指令的功能；

一频率调整模块，与所述处理单元连接，用以依据所述缓存单元中储存的对应数据处理模块执行数据存取的时间，调整所述处理单元的频率；以及

一储存单元，与所述处理单元连接，用以供所述处理单元快速存取所述频率调整模块的数据及对应不同数据处理模块的数据存取时间的数据。

可选地，所述储存单元可以为只读存储器、电子可抹式只读存储器或者闪存。

可选地，所述处理单元可以为80C186规格的处理单元或者中央处理单元。

可选地，所述频率调整模块为固件形式。

为达成以上所述的目的，本实用新型提供另一种频率调整装置，所述频率调整装置包括：

一处理单元，其至少包括有一缓存单元用以提供数据处理模块收集、译码及执行指令功能；

一频率调整模块，与所述处理单元连接，用以依据所述缓存单元中所储存的对应的数据处理模块执行地址数据存取的时间，调整所述处理单元的频率；以及

一储存单元，与所述处理单元连接，用以供所述处理单元快速存取所述频率调整模块的数据及对应不同数据处理模块的地址数据存取时间的数据。

可选地，所述储存单元为只读存储器、电子可抹式只读存储器或者闪存。

可选地，所述数据存取频率为地址闩锁使能或地址数据写入频率其中任一个，用以调整数据存取的设定时间及保持时间其中任一个。

可选地，所述频率调整模块为固件形式。

本实用新型的有益效果在于，本实用新型的频率调整装置，提供处理单元通过一内建于该处理单元的频率调整模块，而无需通过外加的电路模块，即可获得对应不同数据存取速度的数据处理装置调整频率的功能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是一应用示意图，用以显示本实用新型的频率调整装置应用于该与标准80C186处理单元兼容的4-T总线的架构；

图2A和图2B是一信号时序图，用以显示本实用新型的频率调整装置于进行数据写入程序和读取程序时的信号时序；以及

图3是一流程图，用以显示本实用新型的频率调整装置于执行频率调整方法的流程步骤。

附图标号：

100频率调整装置

102处理单元

103缓存单元

104频率调整模块

106储存单元

110存储单元仲裁器

120存储单元

130数据处理模块

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

于本实施例中，本实用新型的频率调整方法以及装置是应用于一与标准80C186处理单元兼容的4-T总线架构中。

请参阅图1，其显示本实用新型的频率调整装置应用于该与标准80C186处理单元兼容的4-T总线架构的应用示意图。本实用新型的频率调整装置是如标号100所指的虚线框所包含的部分，其于实际应用时是搭接于一存储单元仲裁器（memory arbiter）110和一存储单元120之间、且该存储单元仲裁器110是耦接至多个数据处理模块130，用以控制该存储单元仲裁器110与该存储单元120之间的各种数据存取操作程序，包括写入程序及读取程序。

此外，于本实施例中，该处理单元102与该存储单元仲裁器110间以及该处理单元102与该存储单元120间设置有地址闩锁使能（address latchenable；ALE）信号线、地址（address）信号线、地址与数据（address/data）信号线以及读取写入地址与数据（read/write）信号线。

在图1、图2A和图2B中，ALE表示：地址闩锁使能Address Latch Enable；A19~A0表示：地址信号Address signal 19~Address signal0；AD15～AD0表示：地址和数据混合信号Address and Data mixed signal15~0；RD/WR表示：读使能/写使能信号Read enable/Write Enable signal。

该频率调整装置100包括有一处理单元102、一频率调整模块104以及一储存单元106。

该处理单元102是用以提供该频率调整装置100收集、译码及执行指令的功能，并通过数据传输路径如总线（未图标）等从其它资源处传递及接收数据。此外，该处理单元102包括有一缓存单元103用以提供数据处理模块收集、译码及执行指令的功能，缓存单元103还用以提供该处理单元102储存该数据处理模块130执行数据存取时间的数据。承前所述，该处理单元102是80C186规格的处理单元。

该频率调整模块104是用以依据该缓存单元103中所储存对应的数据处理模块执行数据存取的时间，调整该处理单元频率。于本实施例中，当与该处理单元102通过该存储单元仲裁器110相互连接的数据处理模块130，其数据存取时间比该处理单元102的总线架构的数据存取时间长时，为确保该数据处理模块130确实通过该处理单元102就该存储单元120进行数据的存取，则该频率调整模块104必须增加一等待状态频率，用以延长写入地址或地址闩锁使能的时间，以供该处理单元102延长设定时间（setup time）及保持时间（hold time），确保该数据处理模块130成功完成数据存取的动作。

该储存单元106用以提供该处理单元102快速存取该频率调整模块104的数据及对应不同数据处理模块130数据存取时间的数据。于本实施例中，该储存单元106为一只读存储器、可抹式只读存储器或闪存等。

请参阅图2A和图2B的信号时序图，其中显示本实用新型的频率调整装置100于进行数据写入程序和读取程序时的信号时序。

于本实施例中，设该数据处理模块130为一符合个人计算机内存卡国际协会（Personal Computer Memory Card International Association；PCMCIA）规格的网络卡，其地址与数据的存取时间为70ns，相较于本实施例所适用的4-T总线架构，其地址与数据的存取时间较长。若无法延长该处理单元102的地址数据存取频率，则该数据处理模块130即无法成功地存取数据。

在图2A、图2B中，tAR/tAW表示：Address read/Address write所需时间；tRD/tWR表示：Data read/Data write所需时间；每次读写需要4个T(指4个clock周期，不含T Idle，因此波形图是指CPU从Idle到完成读写，其相关信号的相关时序。

请同时参阅图2A、图2B和图3，其中显示本实用新型的频率调整装置100于执行频率调整方法的流程步骤。

于步骤S301中，将对应不同数据处理模块130数据存取时间的数据储存至该处理单元102的缓存单元103中。于本实施例中，该数据处理模块130的地址与数据的存取时间为70ns，相较于该4-T总线架构的处理单元102其地址数据存取频率要长。因此，须令该处理单元102将符合该数据处理模块130数据存取时间的数据从该储存单元106中读取，并暂存至该缓存单元103中，接着进行步骤S302。

于步骤S302中，令一频率调整模块104依据发出存取要求的数据处理模块130的存取频率，调整处理单元102的该地址闩锁使能或地址写入频率，使得变更数据存取的设定时间及/或保持时间。承前所述，为确保该数据处理模块130得以成功的通过该处理单元102及该存储单元仲裁器110与该存储单元120进行数据的存取工作，则必须于该处理单元102的T1频率中再增加一等待频率T1W，则该数据存取的频率及如图2B所示，其地址闩锁使能及该地址写入均增加一个处理频率。相对的，地址数据存取的准备时间及该保持时间均增加一个处理频率，接着进行步骤S303。

于步骤S303中，令该处理单元102依据调整后的频率向一存储单元120进行数据的存取以响应该数据处理模块130的数据存取要求。承前所述，于本实施例中，该处理单元102的地址闩锁使能及该地址写入均增加一个处理频率，且地址数据存取的准备时间及该保持时间均增加一个处理频率。依据前述的调整后的数据存取频率，该处理单元102则通过该4-T总线向该存储单元120进行地址数据的存取，再通过该存储单元仲裁器110将地址数据传送至该数据处理模块130，以供其进行数据存取。

综上所述，本实用新型的频率调整装置，提供处理单元102通过一内建于该处理单元102的频率调整模块104，而无需通过外加的电路模块，即对应不同数据存取速度的数据处理装置130调整频率的功能。须特别说明的是，本实用新型的频率调整装置所得增加的频率并不限于一定的数量。

以上所述仅为本实用新型的频率调整装置的较佳实施例，非用以限定本实用新型的实质技术内容的范围。本实用新型的频率调整装置其实质技术内容是广义地定义于上述的权利要求书中，任何他人所完成的技术实体或方法，若与上述的权利要求所定义完全相同，或为等效的变更，均将被视为涵盖于此专利范围的中。

Claims

1.一种频率调整装置，其特征在于，所述频率调整装置包括：

2.如权利要求1所述的频率调整装置，其特征在于，所述储存单元为只读存储器、电子可抹式只读存储器或者闪存。

3.如权利要求1所述的频率调整装置，其特征在于，所述处理单元为80C186规格的处理单元或者中央处理单元。

4.如权利要求1所述的频率调整装置，其特征在于，所述频率调整模块为固件形式。

5.一种频率调整装置，其特征在于，所述频率调整装置包括：

一处理单元，所述处理单元包括一缓存单元用以提供数据处理模块收集、译码及执行指令功能；

6.如权利要求5所述的频率调整装置，其特征在于，所述储存单元为只读存储器、电子可抹式只读存储器或者闪存。

7.如权利要求5所述的频率调整装置，其特征在于，所述数据存取频率为地址闩锁使能或地址数据写入频率其中任一个，用以调整数据存取的设定时间及保持时间其中任一个。

8.如权利要求5所述的频率调整装置，其特征在于，所述处理单元为80C186规格的处理单元或者中央处理单元。

9.如权利要求5所述的频率调整装置，其特征在于，所述频率调整模块为固件形式。