CN202535308U - 一种晶体振荡器电路及芯片 - Google Patents
一种晶体振荡器电路及芯片 Download PDFInfo
- Publication number
- CN202535308U CN202535308U CN 201220042213 CN201220042213U CN202535308U CN 202535308 U CN202535308 U CN 202535308U CN 201220042213 CN201220042213 CN 201220042213 CN 201220042213 U CN201220042213 U CN 201220042213U CN 202535308 U CN202535308 U CN 202535308U
- Authority
- CN
- China
- Prior art keywords
- output
- unit
- crystal oscillator
- pipe
- pmos pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本实用新型属于集成电路设计领域，提供了一种晶体振荡器电路及芯片。在本实用新型中，通过采用包括晶振、振荡响应单元、偏置电流供给单元、NMOS管Mn1、电流镜像单元以及负反馈单元的晶体振荡器电路，实现了在晶振正常起振后能够自动调整其振动幅度以降低功耗，同时在晶振振荡异常时亦能够自适应调整其振动幅度以达到正常起振的目的，从而保证了晶振输出频率的高精准度，解决了现有技术所存在的输出频率精准度低且功耗过大的问题。
Description
技术领域
本实用新型属于集成电路设计领域，尤其涉及一种晶体振荡器电路及芯片。
背景技术
晶体振荡器作为一种高精度和高稳定度的振荡器，能够为各种电子系统提供高度精确的基准时钟信号，被广泛应用于各类手持设备和便携式电子产品中。
在现有技术所提供的振荡器电路中，采用了一个简单的反相器，并通过一个大阻值的反馈电阻来确定反相器的静态工作点，同时组成一个负反馈环路，从而使晶体振荡器正常起振，并稳定工作。然而，为了保证晶体振荡器能够在恶劣的工作条件下正常起振，现有技术中的反相器的尺寸会做得很大，虽然这样能使晶体振荡器稳定工作，但是却会使整个振荡器电路的功耗过大；同时，由于反馈电阻无法控制反相器的增益，从而使晶体振荡器的输出频率的精准度低。因此，现有技术存在输出频率精准度低且功耗过大的问题。
实用新型内容
本实用新型的目的在于提供一种晶体振荡器电路，旨在解决现有技术所存在的输出频率精准度低且功耗过大的问题。
本实用新型是这样实现的，一种晶体振荡器电路，与直流电源相连接，所述晶体振荡器电路包括：
产生基准时钟信号的晶振；
具有输入端和电压调节端，所述输入端接所述晶振的第一端，根据所述晶振的振荡幅度调整所述电压调节端的电压的振荡响应单元；
输入端和输出端分别接所述直流电源的输出端和所述振荡响应单元的电压调节端，为所述振荡响应单元提供偏置电流的偏置电流供给单元；
栅极接所述振荡响应单元的电压调节端，源极接等电势地，根据所述振荡响应单元的电压调节端的电压变化调节其内部导通电流的NMOS管Mn1；
输入端接所述直流电源的输出端，第一输出端和第二输出端分别接所述晶振的第二端和所述NMOS管Mn1的漏极，将NMOS管Mn1的导通电流进行镜像处理的电流镜像单元；
第一端与第四端均接所述晶振的第二端，第二端与第三端均与所述晶振的第一端相连接，根据所述电流镜像单元的第一输出端输出的镜像电流产生负反馈以调整所述晶振的振动幅度的负反馈单元。
本实用新型的另一目的还在于提供一种包括所述晶体振荡器电路的芯片。
在本实用新型中，通过采用包括所述晶振、所述振荡响应单元、所述偏置电流供给单元、所述NMOS管Mn1、所述电流镜像单元以及所述负反馈单元的晶体振荡器电路，实现了在所述晶振正常起振后能够自动调整其振动幅度以降低功耗，同时在所述晶振振荡异常时亦能够自适应调整其振动幅度以达到正常起振的目的，从而保证了所述晶振输出频率的高精准度，解决了现有技术所存在的输出频率精准度低且功耗过大的问题。
附图说明
图1是本实用新型实施例提供的晶体振荡器电路的模块结构图；
图2是本实用新型实施例提供的晶体振荡器电路的示例电路结构图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
在本实用新型实施例中，通过采用包括晶振、振荡响应单元、偏置电流供给单元、NMOS管Mn1、电流镜像单元以及负反馈单元的晶体振荡器电路，实现了在晶振正常起振后能够自动调整其振动幅度以降低功耗，同时在晶振振荡异常时亦能够自适应调整其振动幅度以达到正常起振的目的，从而保证了晶振输出频率的高精准度。
图1示出了本实用新型实施例提供的晶体振荡器电路的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：
晶体振荡器电路100与直流电源200相连接，该晶体振荡器电路100包括：
产生基准时钟信号的晶振101。
具有输入端和电压调节端，该输入端接晶振101的第一端，根据晶振101的振荡幅度调整该电压调节端的电压的振荡响应单元102。
输入端和输出端分别接直流电源200的输出端和振荡响应单元102的电压调节端，为振荡响应单元102提供偏置电流的偏置电流供给单元103。
栅极接振荡响应单元102的电压调节端，源极接等电势地，根据振荡响应单元102的电压调节端的电压变化调节其内部导通电流的NMOS管Mn1。
输入端接直流电源200的输出端，第一输出端和第二输出端分别接晶振101的第二端和NMOS管Mn1的漏极，将NMOS管Mn1的导通电流进行镜像处理的电流镜像单元104。
第一端与第四端均接晶振101的第二端，第二端与第三端均与晶振101的第一端相连接，根据电流镜像单元104的第一输出端输出的镜像电流产生负反馈以调整晶振101的振动幅度的负反馈单元105。
晶体振荡器电路100还包括：
输入端和输出端分别接振荡响应单元102的电压调节端和NMOS管Mn1的栅极，对振荡响应单元102的电压调节端引出的直流电进行滤波处理的低通滤波单元106。
在本实用新型实施例中，晶振101的第二端作为整个晶体振荡器电路的基准时钟信号输出端。
图2示出了本实用新型实施例提供的晶体振荡器电路的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：
作为本实用新型一实施例，振荡响应单元102包括耦合电容C1、NMOS管Mn2及电阻R1，耦合电容C1的第一端为振荡响应单元102的输入端，NMOS管Mn2的栅极接耦合电容C1的第二端，NMOS管Mn2的漏极为振荡响应单元102的电压调节端，NMOS管Mn2的源极接等电势地，电阻R1连接于NMOS管Mn2的栅极与漏极之间。
作为本实用新型一实施例，偏置电流供给单元103包括PMOS管Mp1、PMOS管Mp2及电流源I1，PMOS管Mp1的源极与PMOS管Mp2的源极相连并共同构成偏置电流供给单元103的输入端，PMOS管Mp1的栅极与源极共接后再与PMOS管Mp2的栅极相连接，电流源I1的输入端和输出端分别与PMOS管Mp1的漏极和等电势地相连接，PMOS管Mp2的漏极为偏置电流供给单元103的输出端。
作为本实用新型一实施例，电流镜像单元104包括PMOS管Mp3和PMOS管Mp4，PMOS管Mp3的源极与PMOS管Mp4的源极相连并共同构成电流镜像单元104的输入端，PMOS管Mp3的漏极为电流镜像单元104的第一输出端，PMOS管Mp4的栅极与源极共接后再与PMOS管Mp3的栅极相连接，PMOS管Mp4的漏极为电流镜像单元104的第二输出端。
作为本实用新型一实施例，负反馈单元105包括单位增益放大器AMP1与NMOS管Mn3，单位增益放大器AMP1的同相输入端、反相输入端及输出端分别为负反馈单元105的第一端、第二端及第三端，NMOS管Mn3的漏极为负反馈单元105的第四端，NMOS管Mn3的栅极和源极分别接单位增益放大器AMP1的输出端和等电势地。
作为本实用新型一实施例，低通滤波单元106包括电阻R2和电容C2，电阻R2的第一端和第二端分别为低通滤波单元106的输入端和输出端，电容C2连接于电阻R2的第二端与等电势地之间。
以下结合工作原理对晶体振荡器电路100作进一步说明：
在晶振101刚起振时，由于其振动幅度小，则NMOS管Mn2的栅极电压大，其导通电流也随着变大，进而使其漏极从PMOS管Mp2的漏极抽取的电流变大(PMOS管Mp1与PMOS管Mp2组成一个电流镜为NMOS管Mn2提供偏置电流)，于是，NMOS管Mn2的漏极电压变大，从而使由电阻R2与电容C2组成的低通滤波电路输出的直流电电压变大，该直流电电压作为偏置电压驱动NMOS管Mn1导通。由于偏置电压大，则NMOS管Mn1的导通电流也随着增大，于是，由PMOS管Mp3与PMOS管Mp4组成的电流镜电路将该导通电流镜像到PMOS管Mp1的漏极输出，进而使NMOS管Mn3的导通电流变大(即NMOS管Mn3的增益变大)，其跨导也相应变大，最后，由单位增益放大器AMP1与NMOS管Mn3构成的负反馈电路对晶振101的第二端输出的基准时钟信号的振动频率进行调节，以保证晶振101正常起振。
在晶振101的振动幅度恒定后，NMOS管Mn2的栅极电压下降，则其导通电流也随着变小，进而使其漏极从PMOS管Mp2的漏极抽取的电流变小，于是，NMOS管Mn2的漏极电压变小，则由电阻R2与电容C2组成的低通滤波电路输出的直流电电压变小，则NMOS管Mn1的偏置电压下降，其导通电流变小，进而导致由PMOS管Mp3与PMOS管Mp4组成的电流镜电路镜像到NMOS管Mn3漏极的电流变小(即NMOS管Mn3的增益变小)，其跨导也相应变小，因此，由单位增益放大器AMP1与NMOS管Mn3构成的负反馈电路会使晶振101第二端输出的基准时钟信号的振动频率趋于稳定，且自动降低了功耗。
在本实用新型实施例中，由电阻R2和电容C2组成的低通滤波电路能够对NMOS管Mn2漏极的直流电进行滤波处理，滤除不必要的干扰信号和纹波电流，从而保证输入到NMOS管Mn1栅极的直流电稳定无干扰。
在本实用新型的其他实施例中，PMOS管Mp1、PMOS管Mp2、PMOS管Mp3及PMOS管Mp4均可以替换为PNP型三极管，NMOS管Mn1、NMOS管Mn2及NMOS管Mn3均可以替换为NPN型三极管。
本实用新型实施例的另一目的还在于提供一种包括上述晶体振荡器电路的芯片。
在本实用新型实施例中，通过采用包括晶振、振荡响应单元、偏置电流供给单元、NMOS管Mn1、电流镜像单元以及负反馈单元的晶体振荡器电路，实现了在晶振正常起振后能够自动调整其振动幅度以降低功耗，同时在晶振振荡异常时亦能够自适应调整其振动幅度以达到正常起振的目的，从而保证了晶振输出频率的高精准度，解决了现有技术所存在的输出频率精准度低且功耗过大的问题。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种晶体振荡器电路，与直流电源相连接，其特征在于，所述晶体振荡器电路包括：
产生基准时钟信号的晶振；
具有输入端和电压调节端，所述输入端接所述晶振的第一端，根据所述晶振的振荡幅度调整所述电压调节端的电压的振荡响应单元；
输入端和输出端分别接所述直流电源的输出端和所述振荡响应单元的电压调节端，为所述振荡响应单元提供偏置电流的偏置电流供给单元；
栅极接所述振荡响应单元的电压调节端，源极接等电势地，根据所述振荡响应单元的电压调节端的电压变化调节其内部导通电流的NMOS管Mn1；
输入端接所述直流电源的输出端，第一输出端和第二输出端分别接所述晶振的第二端和所述NMOS管Mn1的漏极，将NMOS管Mn1的导通电流进行镜像处理的电流镜像单元；
第一端与第四端均接所述晶振的第二端，第二端与第三端均与所述晶振的第一端相连接，根据所述电流镜像单元的第一输出端输出的镜像电流产生负反馈以调整所述晶振的振动幅度的负反馈单元。
2.如权利要求1所述的晶体振荡器电路，其特征在于，所述振荡响应单元包括耦合电容C1、NMOS管Mn2及电阻R1，所述耦合电容C1的第一端为所述振荡响应单元的输入端，所述NMOS管Mn2的栅极接所述耦合电容C1的第二端，所述NMOS管Mn2的漏极为所述振荡响应单元的电压调节端，所述NMOS管Mn2的源极接等电势地，所述电阻R1连接于所述NMOS管Mn2的栅极与漏极之间。
3.如权利要求1所述的晶体振荡器电路，其特征在于，所述偏置电流供给单元包括PMOS管Mp1、PMOS管Mp2及电流源I1，所述PMOS管Mp1的源极与所述PMOS管Mp2的源极相连并共同构成所述偏置电流供给单元的输入端，所述PMOS管Mp1的栅极与源极共接后再与所述PMOS管Mp2的栅极相连接，所述电流源I1的输入端和输出端分别与所述PMOS管Mp1的漏极和等电势地相连接，所述PMOS管Mp2的漏极为所述偏置电流供给单元的输出端。
4.如权利要求1所述的晶体振荡器电路，其特征在于，所述电流镜像单元包括PMOS管Mp3和PMOS管Mp4，所述PMOS管Mp3的源极与所述PMOS管Mp4的源极相连并共同构成所述电流镜像单元的输入端，所述PMOS管Mp3的漏极为所述电流镜像单元的第一输出端，所述PMOS管Mp4的栅极与源极共接后再与所述PMOS管Mp3的栅极相连接，所述PMOS管Mp4的漏极为所述电流镜像单元的第二输出端。
5.如权利要求1所述的晶体振荡器电路，其特征在于，所述负反馈单元包括单位增益放大器AMP1与NMOS管Mn3，所述单位增益放大器AMP1的同相输入端、反相输入端及输出端分别为所述负反馈单元的第一端、第二端及第三端，所述NMOS管Mn3的漏极为所述负反馈单元的第四端，所述NMOS管Mn3的栅极和源极分别接所述单位增益放大器AMP1的输出端和等电势地。
6.一种芯片，其特征在于，所述芯片包括晶体振荡器电路，所述晶体振荡器电路与直流电源相连接，所述晶体振荡器电路包括：
产生基准时钟信号的晶振；
具有输入端和电压调节端，所述输入端接所述晶振的第一端，根据所述晶振的振荡幅度调整所述电压调节端的电压的振荡响应单元；
输入端和输出端分别接所述直流电源的输出端和所述振荡响应单元的电压调节端，为所述振荡响应单元提供偏置电流的偏置电流供给单元；
栅极接所述振荡响应单元的电压调节端，源极接等电势地，根据所述振荡响应单元的电压调节端的电压变化调节其内部导通电流的NMOS管Mn1；
输入端接所述直流电源的输出端，第一输出端和第二输出端分别接所述晶振的第二端和所述NMOS管Mn1的漏极，将NMOS管Mn1的导通电流进行镜像处理的电流镜像单元；
第一端与第四端均接所述晶振的第二端，第二端与第三端均与所述晶振的第一端相连接，根据所述电流镜像单元的第一输出端输出的镜像电流产生负反馈以调整所述晶振的振动幅度的负反馈单元。
7.如权利要求6所述的芯片，其特征在于，所述振荡响应单元包括耦合电容C1、NMOS管Mn2及电阻R1，所述耦合电容C1的第一端为所述振荡响应单元的输入端，所述NMOS管Mn2的栅极接所述耦合电容C1的第二端，所述NMOS管Mn2的漏极为所述振荡响应单元的电压调节端，所述NMOS管Mn2的源极接等电势地，所述电阻R1连接于所述NMOS管Mn2的栅极与漏极之间。
8.如权利要求6所述的芯片，其特征在于，所述偏置电流供给单元包括PMOS管Mp1、PMOS管Mp2及电流源I1，所述PMOS管Mp1的源极与所述PMOS管Mp2的源极相连并共同构成所述偏置电流供给单元的输入端，所述PMOS管Mp1的栅极与源极共接后再与所述PMOS管Mp2的栅极相连接，所述电流源I1的输入端和输出端分别与所述PMOS管Mp1的漏极和等电势地相连接，所述PMOS管Mp2的漏极为所述偏置电流供给单元的输出端。
9.如权利要求6所述的芯片，其特征在于，所述电流镜像单元包括PMOS管Mp3和PMOS管Mp4，所述PMOS管Mp3的源极与所述PMOS管Mp4的源极相连并共同构成所述电流镜像单元的输入端，所述PMOS管Mp3的漏极为所述电流镜像单元的第一输出端，所述PMOS管Mp4的栅极与源极共接后再与所述PMOS管Mp3的栅极相连接，所述PMOS管Mp4的漏极为所述电流镜像单元的第二输出端。
10.如权利要求6所述的芯片，其特征在于，所述负反馈单元包括单位增益放大器AMP1与NMOS管Mn3，所述单位增益放大器AMP1的同相输入端、反相输入端及输出端分别为所述负反馈单元的第一端、第二端及第三端，所述NMOS管Mn3的漏极为所述负反馈单元的第四端，所述NMOS管Mn3的栅极和源极分别接所述单位增益放大器AMP1的输出端和等电势地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220042213 CN202535308U (zh) | 2012-02-09 | 2012-02-09 | 一种晶体振荡器电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220042213 CN202535308U (zh) | 2012-02-09 | 2012-02-09 | 一种晶体振荡器电路及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202535308U true CN202535308U (zh) | 2012-11-14 |
Family
ID=47136463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220042213 Withdrawn - After Issue CN202535308U (zh) | 2012-02-09 | 2012-02-09 | 一种晶体振荡器电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202535308U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103051286A (zh) * | 2013-01-15 | 2013-04-17 | 成都三零嘉微电子有限公司 | 一种可修调的高精度弛张振荡器 |
| CN103248321A (zh) * | 2012-02-09 | 2013-08-14 | 安凯(广州)微电子技术有限公司 | 一种晶体振荡器电路及芯片 |
| CN108401476A (zh) * | 2018-03-09 | 2018-08-14 | 深圳市汇顶科技股份有限公司 | 晶体振荡器 |
| CN108521268A (zh) * | 2018-03-05 | 2018-09-11 | 华南理工大学 | 一种快速起振的晶体振荡器、电子系统和方法 |
-
2012
- 2012-02-09 CN CN 201220042213 patent/CN202535308U/zh not_active Withdrawn - After Issue
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103248321A (zh) * | 2012-02-09 | 2013-08-14 | 安凯(广州)微电子技术有限公司 | 一种晶体振荡器电路及芯片 |
| CN103051286A (zh) * | 2013-01-15 | 2013-04-17 | 成都三零嘉微电子有限公司 | 一种可修调的高精度弛张振荡器 |
| CN108521268A (zh) * | 2018-03-05 | 2018-09-11 | 华南理工大学 | 一种快速起振的晶体振荡器、电子系统和方法 |
| CN108401476A (zh) * | 2018-03-09 | 2018-08-14 | 深圳市汇顶科技股份有限公司 | 晶体振荡器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103248321A (zh) | 一种晶体振荡器电路及芯片 | |
| CN102006057B (zh) | 可编程调整起振条件的低功耗、快速起振晶体振荡器模块 | |
| CN202535308U (zh) | 一种晶体振荡器电路及芯片 | |
| CN105955390A (zh) | 低压差线性稳压器模块、芯片及通信终端 | |
| CN103838286A (zh) | 一种快速瞬态响应、高稳定性的低压差线性稳压器 | |
| CN105242734A (zh) | 一种无外置电容的大功率ldo电路 | |
| CN101488750B (zh) | 振荡频率的补偿方法和装置及锁相环电路 | |
| CN105573396A (zh) | 一种低压差线性稳压器电路 | |
| CN103838290A (zh) | Ldo电路 | |
| CN205827288U (zh) | 一种提高电源抑制比的高速ldo电路 | |
| CN103944522B (zh) | 功率放大器 | |
| CN103034276B (zh) | 振荡装置 | |
| CN102645950B (zh) | 一种应用于低压差调整器的缓冲器 | |
| CN107421524B (zh) | 一种石英晶体振荡驱动电路及其单片集成电路 | |
| CN101964659B (zh) | 电压电流转换器 | |
| CN101615886B (zh) | 一种石英晶振主电路 | |
| CN104218892A (zh) | 多频率晶体振荡电路 | |
| CN102882471A (zh) | 基于cmos工艺实现的高精度片上时钟振荡器 | |
| CN103257665A (zh) | 无电容型低压差线性稳压系统及其偏置电流调整电路 | |
| CN203504497U (zh) | 一种低功耗、低抖动、宽工作范围的晶体振荡器电路 | |
| CN104320105A (zh) | 一种混合模式电容倍增器电路 | |
| CN202533829U (zh) | 无电容型低压差线性稳压系统及其偏置电流调整电路 | |
| CN202652145U (zh) | 高频低相噪晶体振荡器 | |
| Xu et al. | A 0.96-0.9-V Fully Integrated FVF LDO With Two-Stage Cross-Coupled Error Amplifier | |
| CN114337548A (zh) | 晶体振荡电路、集成电路及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20121114 Effective date of abandoning: 20160608 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |