CN202340233U - 基于fpga的多路语音广播系统 - Google Patents

Abstract

基于FPGA的多路语音广播系统属于语音系统领域。一种基于FPGA的多路语音广播系统，其特征在于：是由网线构成的网络传输结构；该拓扑结构中有若干个听讲点，每个听讲点的结构模块依次为音频编解码芯片、数据传输控制模块以及驱动接收电路模块；选择一个听讲点作为同步主站，而其余的听讲点均设有若干个选择按钮和一个讲话控制按钮。本实用新型保证传输过程中抗干扰能力的基础上，能够有效提高系统的工程简洁性和配置灵活性。

Description

基于FPGA的多路语音广播系统

技术领域：

本实用新型涉及一种数字化多路语音广播信号系统的解决方案，尤适用于多报告人系统中的语音听讲选择。

背景技术：

目前，公知的语音系统是由多路音频电路组成，其中通过单片机的控制来实现各路语音信号的数字化处理过程是其主要的方法，所使用的语音编码/解码芯片都已内置模/数与数/模转换电路，无需再另行设计转换电路。由于单片机的接口资源有限，且硬件资源已经定制，因此在组织多路语音广播系统时会大大限制应用的灵活性和通用性。可见的限制主要是：

1.各路语音广播使用独立的数字信号传输电路，以致语音接收端的连线工程复杂化，限制了广播系统的语音路数。

2.数字语音信号在CPU的控制下经过缓存处理，再通过网线传输，整个结构的实现很复杂，有一定的延时，占用CPU的运行时间，影响数据处理能力；

3.通过一个中间设备(如控制矩阵)来选择或仲裁语音通道，限制了语音系统中各听讲点的主动选择性；

4.作为独立的应用系统存在，缺少嵌入其它系统的接口，限制了与其他系统交互的功能设计。

实用新型内容：

为了克服上述不足，本实用新型提供一种新的设计思想，该思想是基于现场可编程门阵列(FPGA)技术的数字化语音信号处理。这种语音处理方式在保证传输过程中抗干扰能力的基础上，能够有效提高系统的工程简洁性和配置灵活性。

一种基于FPGA的多路语音广播系统，其特征在于：是由网线构成的网络传输结构；该拓扑结构中有若干个听讲点，每个听讲点的结构模块依次为音频编解码芯片、数据传输控制模块以及驱动接收电路模块；选择一个听讲点作为同步主站，始终定时发送同步帧，而其余的听讲点均设有若干个选择按钮和一个讲话控制按钮；其特征是：采用网络传输结构将数字语音信号进行传输，使得每一个听讲点都有权利选择他想收听的语音信息。

所述的基于FPGA的多路语音广播系统的实现方法，其特征在于：作为同步主站的听讲点，始终定时发送同步帧；其中任意一个听讲点均可发起会话；发送端的语音信号通过音频编解码芯片来实现语音信号到数字信号的转换；再将转换过后的数字信号输入到数据传输控制模块中，进行缓冲存储及本地地址编码，且只对发起会话的听讲点分配独立地址；在同步及发送时间控制模块的作用下对该数字信号进行编码形成数据帧并输入到驱动接收电路模块中，形成差分发送信号经由网线在局域网内实时发送；

语音网络中的听讲点选择接收来自其它听讲点的语音信息；接收端的差分接收信号经驱动接收电路模块转换成数据接收信号并送入数据传输控制模块，对该数据帧进行解码得到本地地址和语音数据，根据本地地址判断语音数据是否有效，将有效的语音数据进行缓冲存储，经由数据传输控制模块送至音频编解码芯片来实现数字信号到语音信号的转换，最后通过耳机听到声音。

本实用新型具体原理如下：

1.基于FPGA技术建立TCM数据传输控制模块和D&R驱动接收电路模块，通过各听讲点的连接，构造仅有两对传输线的全双工多路语音数字信号传输平台，如：利用一条100Mbps速率的网络线缆中的两对双绞线可以无压缩的传输20路48kHz频率的语音数字信号。可以增加听讲点的个数，它不受地址编码及连线工程的限制。

2.网络传输中的任意一个听讲点均可发起会话。发送端的语音信号通过音频编解码芯片来实现语音信号到数字信号的转换。再将转换过后的数字信号输入到数据传输控制模块中，进行缓冲存储及本地地址编码，在同步及发送时间控制模块的作用下对该数字信号进行编码形成数据帧并输入到驱动接收电路模块中，形成差分发送信号经由网线在局域网内实时发送。

3.语音网络中的听讲点均可选择接收来自其它听讲点的语音信息。接收端的差分接收信号经驱动接收电路模块转换成数据接收信号并送入数据传输控制模块，对该数据帧进行解码得到本地地址和语音数据，根据本地地址判断语音数据是否有效，将有效地语音数据进行缓冲存储，经由数据传输控制模块送至音频编解码芯片来实现数字信号到语音信号的转换，最后通过耳机听到声音。

4.在语音网络结构中设置有一个同步主站，定时发出同步传输帧，所有语音网络上的听讲点均可以按照TCM数据传输控制模块的设定而无冲突的顺序发送自己的语音数据传输帧。

5.本实用新型的核心思想是应用硬件描述语言对FPGA芯片进行硬件编程，建立了一种时分发送、码分接收的语音传输网络体系。即该体系可以通过节点地址来确定某一听讲点是否可以发送语音数据，何时发送语音数据的分时发送数据问题；同时可以通过节点地址的编码不同而选择确定本节点所要求接收的语音数据来自哪一个节点。

6.通过对FPGA芯片进行硬件编程，可以设计与任何一种系统总线或外部总线连接的接口，尤其是与基于FPGA设计的可编程片上系统(SOPC)连接简单，可共用一个FPGA芯片。

7.无需编程，没有CPU的运行时间延迟，完全由硬件控制。

本实用新型的有益效果是：可以提高数据并行处理能力和运行速度，对于接口的设计灵活，增强系统的灵活性和通用性，更好的实现了与其它系统的交互。另外它易于控制，结构简单，功耗小。

附图说明：

下面结合附图和实施例对本实用新型进一步说明

图1是本实用新型专利的系统框图

图2是所选取的语音编解码器框图

图3是本实用新型专利的数字信号处理模块

图4是对应于图3中的本地编码要求

图5是基于编码过后的语音数据帧格式

具体实施方式

本实用新型是一种基于FPGA的多路语音广播系统，它是由网线构成的网络传输结构。网线主要有同轴电缆，双绞线，光纤，本例选用的是非屏蔽双绞线。以环形拓扑结构为例，该拓扑结构中有若干个听讲点，每个听讲点的结构模块依次为音频编解码芯片、数据传输控制模块以及驱动接收电路模块。选择一个听讲点作为同步主站，始终定时发送同步帧，而其余的听讲点均设有若干个选择按钮和一个讲话控制按钮。如图1所示。

此系统是基于N个听讲点之间的语音通信，由背景音乐帧充当同步帧不停的发送，直至某些听讲点开始广播，通过选择按钮来确定接收某个广播节点的语音信息。任意两个听讲点之间均可以建立语音通道，按下讲话控制按钮，这样他们就可以对话，而其余的听讲点还是可以选择继续收听建立语音通道的节点的语音信息，但是他们之间不可以对话。

图2是音频编解码芯片框图。语音信号与数字信号之间的转换都是通过芯片内部的A/D和D/A转换电路实现的。目前市场上有很多的音频编解码芯片可供选取，例如TI公司的TLV320AIC23B，WOLFSON公司的WM8731等等，它内置时钟发生器，可以产生8kHz～96kHz的采样频率，支持多种数据位数的处理。在此实例中采用标准采样频率48kHz，以及24位的数据处理。因为WM8731语音编解码芯片内置有功放，可以直接驱动耳机，为本实例采用。

图3是本实用新型涉及的核心模块即数字信号的传输控制模块(TCM)及其驱动接收电路(D&R)。当低频的语音数字信号从DOI管脚(与音频编解码芯片的DOUT管脚相连接)输入到TCM后要对语音数字信号进行缓冲存储和本节点地址编码，在同步及发送时间控制模块的作用下，进行编码。编码方式有很多，可以采用曼切斯特编码或是4B/5B编码等等，由于采用100bMps的网络传输，故而选择4B/5B编码，再对数据帧进行NRZI编码，通过较高速率的TXCD管脚发送语音传输帧信号，再经D&R形成差分信号实现长线平衡传输。在接收端，首先将差分信号转换成单端信号，传输到TCM依次进行NRZI及4B/5B解码之后，判断是否符合选择节点的本地节点地址编码要求，符合则存入缓冲器，否则丢弃。然后按照音频的频率要求从DIO数字管脚(与音频编解码芯片的DIN管脚相连接)输出。

同步及发送时间控制模块的作用就是指在同步帧发送过后，各个听讲点的数据帧在此模块的设置下定时有序的发送。

4B/5B编码的特点就是每个字节中不会出现超过3个的连续的0；经过NRZI编码的1变，0不变特性之后，最后在网络上传输的数据每个字节中不会出现5个连续相同的数据。

图4是对应于图3中本地编码要求的示意图。采用8位编码方式，最高位为0表示i个听讲点的广播，最高位为1表示其余任意k个听讲点对这i个听讲点广播的响应。(其中i∩k＝0，且k≤i)系统只为i个听讲点的广播分配最高位为0的地址，而对于响应他们的k个听讲点则共享这些最高位为1的地址代码。

图5所示是基于编码过后的语音数据帧格式。将本地编码+左声道数据+右声道数据：例如：8+24+24＝56位进行缓存(左右声道数据可以是16位、24位或32位的数据处理，由于WM8731芯片内部的ADC和DAC都是24位的处理方式，所以本例采用24位数据处理)，按照实时网络的同步信号形成适时发送命令，在发送命令的控制下将缓存的语音数据依序四位一组进行4B/5B编码并发送：传号(5位，全1)，起始码(10位，JK＝1110010001)，地址码(10位)，数据码(如：60位：30+30)，空号(5位，全0)，共90位定长数据。发送的同时完成NRZI编码，形成发送时钟数据信号TXCD。其中起始码0x391是4B/5B编码标准的数据传输开始。地址码的作用是在接收方接收到数据帧之后，对地址码依次进行NRZI及4B/5B解码，根据这个地址码判断这帧数据是不是此接收方想要的数据。若是，则接收此数据帧。在此听讲点中语音数据通过DIN端口输入至语音编解码芯片经过DAC转换成语音信号通过耳机输出(如图2所示)。若不是，则此听讲点将不接收此数据帧。在这个数据帧的设计中不需要校验码，因为语音数据在传输中少量丢失一些数据是不会影响听觉效果的，可以省去CRC校验码及其处理过程。由于此数据帧是定长数据帧，故无需增加结束码

背景音乐模块充当同步主站的功能，同步帧的发送是位了让所有的节点都能同步起来，拥有相同的时钟。在这样的快速以太网上传输数据，根据数据帧格式的长度90位加上10位的间隔，所以传输一个数据帧需要100位，即100*10ns＝1us；而采样周期为1/48kHz≈20.8333us，由此可知最多可以容纳20.8333/1＝20.8333即20个数据帧同时在网络上传输。

Claims (1)

1.一种基于FPGA的多路语音广播系统，其特征在于：是由网线构成的网络传输结构；该拓扑结构中有若干个听讲点，每个听讲点的结构模块依次为音频编解码芯片、数据传输控制模块以及驱动接收电路模块；选择一个听讲点作为同步主站，而其余的听讲点均设有若干个选择按钮和一个讲话控制按钮。

Images