CN202331429U - 超级输入输出模块及电脑系统 - Google Patents
超级输入输出模块及电脑系统 Download PDFInfo
- Publication number
- CN202331429U CN202331429U CN2011203062656U CN201120306265U CN202331429U CN 202331429 U CN202331429 U CN 202331429U CN 2011203062656 U CN2011203062656 U CN 2011203062656U CN 201120306265 U CN201120306265 U CN 201120306265U CN 202331429 U CN202331429 U CN 202331429U
- Authority
- CN
- China
- Prior art keywords
- bus
- computer system
- asynchronous transceiver
- output module
- general asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Computer And Data Communications (AREA)
Abstract
本实用新型实施例公开了一种超级输入输出模块,用以控制一电脑系统的一通用非同步收发器端口。上述超级输入输出模块包括一通用非同步收发器。上述通用非同步收发器将来自上述电脑系统的一南桥芯片的一开机检测信号转换成一通用非同步收发器信号,并传送至上述通用非同步收发器端口,其中上述通用非同步收发器信号包括上述电脑系统的开机信息。本实用新型实施例的超级输入输出模块及电脑系统,可以在不装卸电脑系统的主机机壳的情况下,对电脑系统的开机程序进行检测。
Description
技术领域
本实用新型涉及电脑系统的超级输入输出模块,特别是有关于使用超级输入输出模块对电脑系统的开机程序进行检测。
背景技术
目前,大部分电脑系统用来执行开机程序的基本输入输出系统(basicinput/output system,BIOS)程序码是储存在电脑系统的只读存储器(read onlymemory,ROM)中,例如串列周边接口(serial peripheral interface,SPI)快闪存储器等。当电脑系统被启动时,中央处理器会先根据基本输入输出系统程序码来核对每个基础设备(主机板、显示卡)是否正常,然后再进行后续程序。基本输入输出系统程序码用来管理系统日期、显示模式、软盘驱动装置、硬盘类型、周边设备(例如通讯端口、列印端口等)、以及随机存取存储器(Random Access Memory,RAM)和快取存储器(Cache Memory)等的配置。因此,基本输入输出系统程序码为电脑系统开机时重要的启动程序。所以,一旦基本输入输出系统程序码出现错误时,电脑系统则可能无法开机或容易造成不稳定。
当电脑系统的开机程序不顺利时,维修工程师必须先拆开电脑系统的主机机壳,并将主机板上的只读存储器拆焊卸下。接着,维修工程师会利用烧录器对拆焊下的只读存储器进行烧录,以进行数据更新。接着,维修工程师会将烧录完成的只读存储器焊回主机板上,再装回电脑系统的主机机壳。因此,传统上维修工程师需要进行上述繁琐的步骤才能对只读存储器内的基本输入输出系统程序码进行更新,以便进行开机程序的检测。
因此,需要能在不装卸电脑系统的主机机壳的情况下,对电脑系统的开机程序进行检测。
实用新型内容
本实用新型实施例提供一种超级输入输出模块,用以控制一电脑系统的一通用非同步收发器端口。上述超级输入输出模块包括:一通用非同步收发器,用以将来自上述电脑系统的一南桥芯片的一开机检测信号转换成一通用非同步收发器信号,并传送至上述通用非同步收发器端口,其中上述通用非同步收发器信号包括上述电脑系统的开机信息。
再者,本实用新型实施例提供一种电脑系统,包括:一存储器,用以储存一基本输入输出系统程序码;一中央处理器;一南桥芯片,耦接于上述存储器以及上述中央处理器之间,用以于开机时将储存在存储器的上述基本输入输出系统程序码传送至上述中央处理器,并接受自上述中央处理器的一开机检测信号;以及,一超级输入输出模块。上述超级输入输出模块包括:一通用非同步收发器,用以将来自上述南桥芯片的上述开机检测信号转换成一通用非同步收发器信号,并传送至一通用非同步收发器端口,其中上述通用非同步收发器信号包括上述电脑系统的开机信息。
本实用新型实施例的超级输入输出模块及电脑系统,可以在不装卸电脑系统的主机机壳的情况下,对电脑系统的开机程序进行检测。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解,构成本申请的一部分,并不构成对本实用新型的限定。在附图中:
图1为显示根据本实用新型一实施例所述的电脑系统;以及
图2为显示根据本实用新型另一实施例所述的电脑系统。
附图标号:
100、200~电脑系统;
110~中央处理器;
120、210~南桥芯片;
130、220~超级输入输出模块;
140~存储器;
150、230~七段显示器;
240~多工器;
250~通用非同步收发器;
260~I2C总线;
270~LPC总线;
UART信号~通用非同步收发器信号;以及
SEL~选择信号。
具体实施方式
为让本实用新型的上述和其他目的、特征、和优点能更明显易懂,下文特举出实施例,并配合所附图式,作详细说明如下。
在如桌上型电脑、笔记本电脑等的电脑系统中,超级输入输出(Super I/O)模块包含不同输入输出控制器在内,其可分别控制电脑系统的PS/2端口、串列端口、并列端口、游戏端口等接口,以便与电脑系统的周边装置进行通信。前述的输入输出控制器例如可为PS/2端口控制器、串列端口控制器、并列端口控制器、游戏端口控制器,其中,PS/2端口控制器可用来控制与PS/2端口连结的键盘以及鼠标,而并列端口控制器可用来控制与并列端口连结的印表机。为了加快研发以及检测的速度,电脑系统可使用特定的输入输出端口来作为检错端口(例如Port 80),以便进一步显示电脑系统的开机信息。所以,当电脑系统根据基本输入输出系统程序码进行开机所需的开机自我测试(power on self test,POST)及初始化时,相关的开机信息可通过检错端口传送到七段显示器,使得使用者能根据七段显示器所显示的数字码而得到开机信息。
图1为显示根据本实用新型一实施例所述的电脑系统100。电脑系统100包括中央处理器110、南桥芯片120、超级输入输出模块(Super I/O)130、存储器140以及七段显示器150。当电脑系统100进行开机程序时,南桥芯片120会将储存在存储器140的基本输入输出系统(BIOS)程序码传送至中央处理器110。接着,中央处理器110会根据基本输入输出系统程序码对周边装置进行开机自我测试(POST)及初始化。同时地,中央处理器110会通过南桥芯片120而提供相对应的开机检测信号至超级输入输出模块130。接着,超级输入输出模块130会通过检错端口(例如Port 80)来控制七段显示器150,以便显示对应于开机检测信号的数字码供使用者观看。此外,超级输入输出模块130亦会将开机检测信号转换成通用非同步收发器(UniversalAsynchronous Receiver/Transmitter,UART)信号,并通过电脑系统100的通用非同步收发器端口来传送UART信号。于是,使用者能通过UART信号来得到电脑系统100的开机信息。
通用非同步收发器(UART)是一电子装置和外部进行通讯的一种重要接口,其主要用于将并列数据转换成串列输出(parallel-in→serial-out)以便将数据传送至其他电子装置,或是将来自其他电子装置的串列输入转换成并列数据(serial-in→parallel-out)。UART包括了RS232、RS449、RS423、RS422和RS485等端(port)的标准规范和总线标准规范,其中RS232、RS449、RS423、RS422和RS485等分别规范了所对应的电气特性、传输速率、连接特性和端口的机械特性等内容。一般而言,COM端口(COM port)是个人电脑上UART端口的简写,其主要支援RS232的标准规范,而工业电脑主要支援RS485的标准规范。
图2为显示根据本实用新型另一实施例所述的电脑系统200。为了简化说明,在图2中仅描述南桥芯片210与超级输入输出模块220之间的操作。在电脑系统200中,超级输入输出模块220系经由总线260与总线270耦接于南桥芯片210,其中总线260为内部集成电路(Inter Integrated Circuit,I2C)总线而总线270为低接脚数(Low Pin Count,LPC)总线。I2C总线以及LPC总线为常见的总线标准。I2C总线是飞利浦(Philips)公司所开发的一种两线式串列总线(serial bus)标准。LPC总线是由英特尔(Intel)公司所开发,其采用串列方式传送地址和数据等相关信息,所以实际上所需要的接脚数量可以大幅减少。
在图2中,超级输入输出模块220包括多工器240以及通用非同步收发器(UART)250。当电脑系统200执行开机程序时,多工器240可根据选择信号SEL而选择性地通过I2C总线260以及LPC总线270之一,来接收来自南桥芯片210的开机检测信号。在此实施例中,南桥芯片210可通过I2C总线260或是LPC总线270将来自中央处理器(例如图1的中央处理器110)的开机检测信号(例如Port 80数据)传送至超级输入输出模块220。接着,多工器240会同时将开机检测信号传送至七段显示器230以及通用非同步收发器250。接着,七段显示器230会根据开机检测信号而显示所对应的数字码。另一方面,通用非同步收发器250会将开机检测信号转换成UART信号,并传送至外接的测试装置,以便记录开机检测信号的每次变化。因此,相较于观看七段显示器230所显示的数字码,使用者可以更有效率地读取到测试装置所接收到的UART信号,进而得到电脑系统200的开机信息。此外,当电脑系统200完成开机程序之后,南桥芯片210可直接通过LPC总线270传送数据至通用非同步收发器250,以便与其他耦接于电脑系统200的电子装置进行数据传送,而不需经过多工器240,于是可避免七段显示器230误显示。
虽然本实用新型已以实施例揭露如上,然其并非用以限定本实用新型,任何本领域技术人员,在不脱离本实用新型的精神和范围内,当可作些许的更动与润饰,因此本实用新型的保护范围当视权利要求范围所界定者为准。
Claims (7)
1.一种超级输入输出模块,其特征在于,用以控制一电脑系统的一通用非同步收发器端口,所述超级输入输出模块包括:
一通用非同步收发器,用以将来自所述电脑系统的一南桥芯片的一开机检测信号转换成一通用非同步收发器信号,并传送至所述通用非同步收发器端口,其中所述通用非同步收发器信号包括所述电脑系统的开机信息。
2.如权利要求1所述的超级输入输出模块,其特征在于,更包括:
一多工器,经由一第一总线以及一第二总线耦接于所述南桥芯片,用以根据一选择信号,选择性地通过所述第一总线以及所述第二总线之一者,将来自所述南桥芯片的所述开机检测信号传送至所述通用非同步收发器,其中所述第一总线以及所述第二总线支援不同的总线标准。
3.如权利要求2所述的超级输入输出模块,其特征在于,所述第一总线为一低接脚数总线,以及所述第二总线为一内部集成电路总线。
4.一种电脑系统,其特征在于,包括:
一存储器,用以储存一基本输入输出系统程序码;
一中央处理器;
一南桥芯片,耦接于所述存储器以及所述中央处理器之间,用以在开机时将储存在存储器的所述基本输入输出系统程序码传送至所述中央处理器,并接受自所述中央处理器的一开机检测信号;以及
一超级输入输出模块,包括;
一通用非同步收发器,用以将来自所述南桥芯片的所述开机检测信号转换成一通用非同步收发器信号,并传送至一通用非同步收发器端口,其中所述通用非同步收发器信号包括所述电脑系统的开机信息。
5.如权利要求4所述的电脑系统,其特征在于,更包括一七段显示器,其中所述通用非同步收发器更将所述开机检测信号传送至所述七段显示器。
6.如权利要求4所述的电脑系统,其特征在于,所述超级输入输出模块更 包括:
一多工器,经由一第一总线以及一第二总线耦接于所述南桥芯片,用以根据一选择信号,选择性地通过所述第一总线以及所述第二总线之一者,将来自所述南桥芯片的所述开机检测信号传送至所述通用非同步收发器,其中所述第一总线以及所述第二总线支援不同的总线标准。
7.如权利要求6所述的电脑系统,其特征在于,所述第一总线为一低接脚数总线,以及所述第二总线为一内部集成电路总线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011203062656U CN202331429U (zh) | 2011-08-22 | 2011-08-22 | 超级输入输出模块及电脑系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011203062656U CN202331429U (zh) | 2011-08-22 | 2011-08-22 | 超级输入输出模块及电脑系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202331429U true CN202331429U (zh) | 2012-07-11 |
Family
ID=46443401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011203062656U Expired - Fee Related CN202331429U (zh) | 2011-08-22 | 2011-08-22 | 超级输入输出模块及电脑系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202331429U (zh) |
-
2011
- 2011-08-22 CN CN2011203062656U patent/CN202331429U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9858238B2 (en) | Dual mode USB and serial console port | |
US10515040B2 (en) | Data bus host and controller switch | |
US20090210608A1 (en) | KVM switch and operation method thereof | |
US7908417B2 (en) | Motherboard system, storage device for booting up thereof and connector | |
CN102749985B (zh) | 动态调整总线时钟的方法及其装置 | |
US8589141B2 (en) | Resource sharing apparatus which disconnects an input device when detecting a standby indication of a switching command | |
CN211427190U (zh) | 一种基于飞腾处理器2000+的服务器电路和主板 | |
US20160139658A1 (en) | Supporting runtime d3 and buffer flush and fill for a peripheral component interconnect device | |
CN101996146A (zh) | 多模式处理模块及其使用方法 | |
EP4296841A1 (en) | Method and system for solid state drive (ssd)-based redundant array of independent disks (raid) | |
JP2004523835A (ja) | コンピューティング・デバイスにおいてポートを有効化する方法 | |
US9471498B2 (en) | Memory card access device, control method thereof, and memory card access system | |
US8060733B2 (en) | Apparatus for displaying BIOS POST code and method thereof | |
CN101082893A (zh) | 信息处理设备及其控制方法 | |
US8769252B2 (en) | Computer system and method for resetting the same | |
US20060064521A1 (en) | Universal serial bus (usb) system with single port and host controller thereof | |
CN1368677A (zh) | 具有开机除错功能的信息处理系统及其开机除错方法 | |
CN202331429U (zh) | 超级输入输出模块及电脑系统 | |
US20120124253A1 (en) | Switch circuit and method for switching input/output port and electronic device using the same | |
CN104035844A (zh) | 一种故障测试方法及电子设备 | |
TW200534083A (en) | Method for monitoring power state of computer system | |
CN101727329A (zh) | 主机板系统、启动此主机板系统的储存装置及连接器 | |
EP3223133A1 (en) | Method for setting redundant array of independent disks | |
Intel | ||
US20090265580A1 (en) | Error detection method for a computer system, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120711 Termination date: 20200822 |