CN202309676U - 一种基于74hc00芯片的正反相输出选择电路 - Google Patents
一种基于74hc00芯片的正反相输出选择电路 Download PDFInfo
- Publication number
- CN202309676U CN202309676U CN2011204571189U CN201120457118U CN202309676U CN 202309676 U CN202309676 U CN 202309676U CN 2011204571189 U CN2011204571189 U CN 2011204571189U CN 201120457118 U CN201120457118 U CN 201120457118U CN 202309676 U CN202309676 U CN 202309676U
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- circuit
- pin
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型公布了一种基于74HC00芯片的正反相输出选择电路,包括两个74HC00芯片UA和UB,UA和UB连接,UA的输入管脚4和5上连接有输入信号INPUT,UA的输出管脚6与UB的输入管脚4和5连接,UB的输出管脚6与输出电阻R4的一端连接,输出电阻R4的另一端作为输出端口输出信号OUT,UA的输出管脚6上同时连接有输出电阻R2,输出电阻R2的输出端与输出电阻R4的输出端口连接。本实用新型无论设计的上级电路输出信号为正向还是反向,均可以经过本电路后适用于下级电路;具有输出延时小、响应速度快、结构简单、易于实现以及可靠性高等特点,能满足目前各种数字电路中信号输出传递过程中要求延时小、抗干扰能力强、回路简单的特点。
Description
技术领域
本实用新型涉及一种数字信号的正向、反向输出电路,具体是指一种基于74HC00芯片的正反相输出选择电路。
背景技术
TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低,另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有影响;另外对于并行数据传输,电缆以及连接器的费用比起串行通信方式来也要高一些。近年来,随着国内社会、经济的迅猛发展,电子技术领域对数字电路的认知度也越来越深,各种大规模,超复杂的数字电路的应用也越来越广泛。数字电路信号的输出方式也越来越趋向于多样化。在同一块板子以及同一个系统中,在硬件设计之初并不能确定所需输出信号是正相或者反相的情况下,如果信号的方向选择不正确,那么需要重新设计电路,如果具有一种可以通过正相/反相输出选择电路,简单的通过硬件调节的方式,选择一种适合所有的信号输出方式,那么将省去后期复杂的软件处理过程。
实用新型内容
本实用新型的目的在于提供一种基于74HC00芯片的正反相输出选择电路,满足所有数字信号的需要,以适用于不确定信号方向的电路设计。
本实用新型的目的通过下述技术方案实现:
一种基于74HC00芯片的正反相输出选择电路,包括两个74HC00芯片UA和UB,UA和UB连接,UA的输入管脚4和5上连接有输入信号INPUT,UA的输出管脚6与UB的输入管脚4和5 连接,UB的输出管脚6与输出电阻R4的一端连接,输出电阻R4的另一端作为输出端口输出信号OUT,UA的输出管脚6上同时连接有输出电阻R2,输出电阻R2的输出端与输出电阻R4的输出端口连接。74HC00芯片是2输入四与非门集成电路,他的作用就是实现一个与非门,其供电电压为4.75V--5.25V,输出高电平电流为-0.4mA,输出低电平电流为8mA,输入信号INPUT经过74HC00芯片UA反向后输出一个反向信号,反向信号经过并联的两个支路后输出,可以经过输出电阻R2从输出端口输出反向信号OUT,也可以经过74HC00芯片UB再次反向变为正向信号后,经过输出电阻R4从输出端口输出正向信号,如此,无论设计的上级电路输出信号为正向还是反向,均可以经过本电路后适用于下级电路。
所述的输出电阻R2与R4均为20~60欧姆。进一步讲,输出电阻R2与R4均为20~60欧姆,选择电路电阻采用20~60欧姆而非采用0欧姆直接短接的方式,20~60欧姆的电阻可以对输出信号的电流有一定的缓冲作用,可为下级信号输入的器件起到一定的保护作用,而且20~60欧姆阻值的电阻对信号本身的延时等影响可以忽略不计,从而采用20~60欧姆电阻的短接方式明显更有优越性。
所述的输出电阻R2与R4均为30欧姆。进一步讲,输出电阻R2与R4的优选值为30欧姆。
本实用新型与现有技术相比具有以下优点:
1本实用新型一种基于74HC00芯片的正反相输出选择电路,输入信号INPUT经过74HC00芯片UA反向后输出一个反向信号,反向信号经过并联的两个支路后输出,可以经过输出电阻R2从输出端口输出反向信号OUT,也可以经过74HC00芯片UB再次反向变为正向信号后,经过输出电阻R4从输出端口输出正向信号,如此,无论设计的上级电路输出信号为正向还是反向,均可以经过本电路后适用于下级电路;
2本实用新型一种基于74HC00芯片的正反相输出选择电路,具有输出延时小、响应速度快、结构简单、易于实现以及可靠性高等特点,能满足目前各种数字电路中信号输出传递过程中要求延时小、抗干扰能力强、回路简单的特点。
附图说明
图1为本实用新型电路示意图。
具体实施方式
下面结合实施例对本实用新型作进一步的详细说明,但本实用新型的实施方式不限于此。
实施例
如图1所示,本实用新型一种基于74HC00芯片的正反相输出选择电路,包括两个74HC00芯片UA和UB,UA和UB连接,UA的输入管脚4和5上连接有输入信号INPUT,UA的输出管脚6与UB的输入管脚4和5 连接,UB的输出管脚6与输出电阻R4的一端连接,输出电阻R4的另一端作为输出端口输出信号OUT,UA的输出管脚6上同时连接有输出电阻R2,输出电阻R2的输出端与输出电阻R4的输出端口连接,输出电阻R2和R4均为30欧姆。
如上所述,便可以很好地实现本实用新型。
Claims (3)
1.一种基于74HC00芯片的正反相输出选择电路,其特征在于:包括两个74HC00芯片UA和UB,UA和UB连接,UA的输入管脚4和5上连接有输入信号INPUT,UA的输出管脚6与UB的输入管脚4和5 连接,UB的输出管脚6与输出电阻R4的一端连接,输出电阻R4的另一端作为输出端口输出信号OUT,UA的输出管脚6上同时连接有输出电阻R2,输出电阻R2的输出端与输出电阻R4的输出端口连接。
2.根据权利要求1所述的一种基于74HC00芯片的正反相输出选择电路,其特征在于:所述的输出电阻R2与R4均为20~60欧姆。
3.根据权利要求2所述的一种基于74HC00芯片的正反相输出选择电路,其特征在于:所述的输出电阻R2与R4均为30欧姆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011204571189U CN202309676U (zh) | 2011-11-17 | 2011-11-17 | 一种基于74hc00芯片的正反相输出选择电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011204571189U CN202309676U (zh) | 2011-11-17 | 2011-11-17 | 一种基于74hc00芯片的正反相输出选择电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202309676U true CN202309676U (zh) | 2012-07-04 |
Family
ID=46378485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011204571189U Expired - Fee Related CN202309676U (zh) | 2011-11-17 | 2011-11-17 | 一种基于74hc00芯片的正反相输出选择电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202309676U (zh) |
-
2011
- 2011-11-17 CN CN2011204571189U patent/CN202309676U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102324922B (zh) | 低压差分信号驱动电路与数字信号传输器 | |
CN104798006A (zh) | 低摆幅电压模式驱动器 | |
US8952725B2 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
CN108134599A (zh) | 一种i3c总线控制接口电路 | |
CN103346771B (zh) | 兼容两种协议的多通道切换控制电路及控制方法 | |
CN109714041B (zh) | 一种高速信号驱动电路 | |
CN202309675U (zh) | 一种基于74hc14芯片的正相、反相输出选择电路 | |
CN202309676U (zh) | 一种基于74hc00芯片的正反相输出选择电路 | |
US9209808B2 (en) | Asymmetrical bus keeper | |
CN205103810U (zh) | 一种应用于数传系统控制软件升级的电路 | |
CN103066986A (zh) | 一种正负逻辑电平转换电路 | |
CN107659476B (zh) | 一种通信装置 | |
CN105207661A (zh) | 一种多点低压差分信号发送器 | |
CN202720638U (zh) | 一种串口转换电路 | |
CN103312313B (zh) | 一种轨到轨使能信号的控制方法、电路及电平转换电路 | |
CN205039798U (zh) | 兼容pecl/ttl/cmos电平的输出电路 | |
CN203149564U (zh) | 串口自动切换装置 | |
CN207559972U (zh) | 一种基于mos管的电平转换电路 | |
CN111431522B (zh) | 一种能够兼容输出的mipi驱动电路 | |
CN203151466U (zh) | 一种正负逻辑电平转换电路 | |
CN202914850U (zh) | 一种改进的比例阀驱动回路 | |
CN203326968U (zh) | 一种滤除数字信号边沿抖动的电路 | |
US20080140907A1 (en) | Multimodal Memory Controllers | |
CN112989748A (zh) | 一种降低走线数量的集成电路 | |
CN200941207Y (zh) | 总线信号转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: The middle Tianfu Avenue in Chengdu city Sichuan province 610000 No. 1366 2 4 storey building 1-3 No. Patentee after: Chengdu for Polytron Technologies Inc Address before: 610000 Sichuan province Chengdu Tianfu Avenue high-tech incubator Park 5-1-12 Patentee before: CHENGDU COVE TECHNOLOGY CO., LTD. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20171117 |
|
CF01 | Termination of patent right due to non-payment of annual fee |