CN202196778U - 一种包括多芯片的芯片块和基底构件的电子设备和组件 - Google Patents
一种包括多芯片的芯片块和基底构件的电子设备和组件 Download PDFInfo
- Publication number
- CN202196778U CN202196778U CN2011202534414U CN201120253441U CN202196778U CN 202196778 U CN202196778 U CN 202196778U CN 2011202534414 U CN2011202534414 U CN 2011202534414U CN 201120253441 U CN201120253441 U CN 201120253441U CN 202196778 U CN202196778 U CN 202196778U
- Authority
- CN
- China
- Prior art keywords
- chip
- multicore sheet
- basal component
- chip piece
- electronic equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型实施例公开了一种包括多芯片的芯片块和基底构件的电子设备和组件，所述多芯片的芯片块包括作为单一构件集成形成在所述多芯片的芯片块上的多个集成电路芯片，每一个所述集成电路芯片包括多个电极以形成外部电路连接，所述基底构件包括具有预定义图案的电路和用于与所述多芯片的芯片块上的集成电路芯片的电极进行相应电路连接的多个电接触点，所述多芯片的芯片块的所述多个集成电路芯片作为一单一构件与所述基底构件连接。采用本实用新型，可满足不断增长的消费者或公众对显示性能的复杂度或更高的分辨率的期望，既具有芯片倒装方式进行连接的优点同时又可减少传统的芯片倒装技术所带来的缺点或负面后果。
Description
技术领域
本实用新型涉及电子技术领域，尤其涉及一种包括多芯片的芯片块和基底构件的电子设备和组件。
背景技术
现有技术中，半导体集成电路在电子设备中的使用已极为普遍，但是，传统的半导体集成电路多以封装的形式被使用，使用时半导体芯片通过金或铝线与引线框头或其他封装或基底连接，这些金或铝线从环绕在半导体芯片的电路表面的外围的接触点开始形成回路。
为了减轻反向寄生效应以及满足工业范围内对高引脚数和小电路板印记的要求，半导体集成电路与基底连接的传统方法是，首先将半导体芯片翻转过来这样设置在半导体芯片的顶部外围表面的接触点就直接朝向基底构件的表面，在该基底构件的表面形成有相应于接触点的设置以在半导体芯片和基底构件之间进行相互连接；然后，对齐集成电路芯片和基底构件上的相应的接触点，接着将彼此连接起来以完成电连接。通常，在集成电路芯片上的外部电极或接触点都具有焊球或突起以保证可靠的连接，以及组件被以适当的连接方法，或诸如回流焊接等方式连接。
然而，随着不断增长的对电子设备的更高以及更多性能的要求，在电子设备上需要具有越来越多的集成电路，这使得传统的芯片倒装连接技术的成本效率或利益开始下降。例如，在早期版本的移动电话或手持游戏机中，单个集成电路显示驱动芯片就足以驱动整个显示屏幕。但是，要满足不断增长的对显示的更多功能的需求，以及不断增长的对诸如更高分辨率等显示性能的要求，就需要多个集成电路显示驱动用于单个普通的显示装置，比如(但不限于)液晶显示(Liquid Crystal Display，LCD)屏幕。同样的，随着不断增长的对手持电子设备(例如，移动电话、便携计算机等)的更小型化的需求，并伴随着不断增长的对这些设备的操作速度或频率的要求，会产生一些更清晰的需求，即这样的电子设备会需要采用越来越多的通过非线路连接方式连接的集成电路芯片。另一方面，需要注意的是，电子设备、模块或组件的生产率或产品率随着芯片倒装连接的集成电路芯片的数目增长而显著的下降。因而，存在对提供包括通过非线路连接方式连接的多个集成电路芯片的电子设备、模块或组件的极大的需求，同时减轻与传统的芯片倒装技术或方法有关的负面后果。另外，存在对通过非粘合线路连接方式连接的多个集成电路芯片的电子设备、模块或组件的极大的需求。
实用新型内容
本实用新型所要解决的技术问题在于，提供一种包括多芯片的芯片块和基底构件的电子设备和组件，既具有芯片倒装方式进行连接的优点同时又可减少传统的芯片倒装技术所带来的缺点或负面后果。
为了解决上述技术问题，本实用新型提供了一种包括多芯片的芯片块和基底构件的电子设备，所述多芯片的芯片块包括作为单一构件集成形成在所述多芯片的芯片块上的多个集成电路芯片，每一个所述集成电路芯片包括多个电极以形成外部电路连接，所述基底构件包括具有预定义图案的电路和用于与所述多芯片的芯片块上的集成电路芯片的电极进行相应电路连接的多个电接触点，所述多芯片的芯片块的所述多个集成电路芯片作为一单一构件与所述基底构件连接。
优选地，在所述多芯片的芯片块上的所述多个集成电路芯片从半导体片上移出之前相互之间是电绝缘的，所述集成电路芯片形成于所述半导体片上。
优选地，所述多芯片的芯片块和所述基底构件之间按照芯片倒装方法连接。
优选地，在所述多芯片的芯片块和所述基底构件之间布置有各向异性导电胶膜层，以使所述多芯片的芯片块上的电极和所述基底的接触点之间形成电连接。
优选地，所述基底构件为至少包括印刷电路的玻璃衬底。
优选地，所述电子设备包括液晶显示LCD装置；
所述LCD装置设置在所述基底构件上。
优选地，所述基底构件包括LCD玻璃衬底。
优选地，所述集成电路芯片包括逻辑和存储装置。
优选地，所述图案包括氧化铟锡线路连接。
本实用新型还提供了一种包括多芯片的芯片块和基底构件的电子组件，所述多芯片的芯片块包括作为单一构件集成形成在所述多芯片的芯片块上的多个集成电路芯片，每一个所述集成电路芯片包括多个电极以形成外部电路连接，所述基底构件包括具有预定义图案的电路和用于与所述多芯片的芯片块上的集成电路芯片的电极进行相应电路连接的多个电接触点，所述多芯片的芯片块的所述多个集成电路芯片作为一单一构件与所述基底构件连接。
实施本实用新型具有如下有益效果：
本实用新型提供电子设备和组件，所述电子设备和组件可满足不断增长的消费者或公众对显示性能的复杂度或更高的分辨率的期望，既具有芯片倒装方式进行连接的优点同时又可减少传统的芯片倒装技术所带来的缺点或负面后果。
附图说明
图1是本实用新型一种包括多芯片的芯片块和基底构件的电子设备和组件中包括电绝缘的集成电路芯片的处理过的半导体片的示意图；
图2是本实用新型一种包括多芯片的芯片块和基底构件的电子设备和组件中的LCD显示模块或组件的示意图；
图3是本实用新型一种当多芯片的芯片块已经被正确的与基底构件的接触点联系和连接上时的图2中的模块或组件的示意图；
图4是本实用新型一种包括多芯片的芯片块和基底构件的电子设备和组件中多芯片的芯片块与基底之间进行电连接的截面图；
图5是本实用新型一种包括多芯片的芯片块的显示模块或组件的示意图；
图6是本实用新型一种包括两个多芯片的芯片块的显示模块或组件的示意图；
图7是本实用新型一种连接前的基底构件中的多芯片的芯片块；
图8是本实用新型一种进行电连接后的基底构件中的多芯片的芯片块。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。
图1是本实用新型一种包括多芯片的芯片块和基底构件的电子设备和组件中包括电绝缘的集成电路芯片的处理过的半导体片的示意图。
参考图1，其示意了包括电绝缘的集成电路芯片11的处理过的半导体片10。通常，集成电路芯片11被集成的形成在相同的半导体片(或称晶片)上，并且当处于晶片上时其一般多是单独的或没有相互进行电连接。通常，集成电路芯片按照有秩序的阵列排布，并在相邻的集成电路(integrated circuit，IC)芯片之间具有恒定的间距。进一步的，在单个处理过的晶片上通常都具有单一类型的IC，在同一晶片上排布不同类型的独立ICs的情况并不常见。
在本实施例中，虽然为了叙述方便对每一个集成电路芯片都标示为数字11，但是不失一般性的这些ICs可能是不同或相同的，对单个IC的标示主要是为了描述在ICs11和相应的基底构件之间的电连接。当然，每一个ICs都形成有接触点或电极以便与外部电路或其他相同模块/设备的其他组件进行电连接。
为了适用于本实用新型，处于处理后的晶片上的IC芯片11被划分成组，每一组通常包括多个ICs。例如，处理后的晶片10可被分为芯片组，每组包括2、3、4或更多个ICs。当然，视具体情况而定，该晶片10上可以是没有IC或其组中只包括一个单独IC，这都取决于具体的晶片。
图2是本实用新型一种包括多芯片的芯片块和基底构件的电子设备和组件中的LCD显示模块或组件的示意图。
参考图2，图2显示了多芯片的芯片块上的多个集成电路芯片的电极与基底构件上布置的相应的接触点之间的相互关系。其为半制成的LCD显示模块20的示意图，该模块包括LCD显示装置21其已经通过预先定义的导电图案23安装一电连接于基底构件22。对于LCD显示模块，通常会适用LCD玻璃基底，当然也可以适用其他类型的基底。导电图案或电路通常印刷制成或形成于基底构件22的顶层，也可以采用其他恰当的方法来形成确定的导电图案、轨迹或电路。
为了在多芯片的芯片块12的ICs与基底上的导电图案或电路23之间形成电连接，空间上相应于多芯片的芯片块12的ICs11上的配对电极，在导电图案或电路上形成多个导电点24。通常，基底22上的导电点24设置时的空间和距离相应的类似于多芯片的芯片块12上的ICs11的电极之间的空间和距离。
为了保证完整性，需要注意的是，ICs11的电极14被设置在多芯片的芯片块12的直接面对导电图案的顶层朝向基底构件22的顶层的一面。
图3是本实用新型一种当多芯片的芯片块已经被正确的与基底构件的接触点联系和连接上时的图2中的模块或组件的示意图。
如图3所示，包括LCD显示装置21和多芯片的芯片块的完整的模块已经被正确的连接，多芯片的芯片块12的ICs11上的电极通常重叠或覆盖了基底构件上的对应的导电点。
图4是本实用新型一种包括多芯片的芯片块和基底构件的电子设备和组件中的在多芯片的芯片块与基底之间进行电连接的截面图。
如图4所示，为沿图3中的A-A截面线获得的截面图，其中示意了多芯片的芯片块12的ICs11与基底22之间的与各向异性导电胶膜(AnisotropicConductive Film，ACF)的连接。在该例的连接方式中，在翻转的多芯片12的顶层与基底表层的导电点24之间设置有ACF薄膜51，在多芯片的芯片块12被按照适当的空间对齐关系对应基底构件的导电点24设置之前。ACF51作为底部填充胶被插入在分开ICs11和基底构件22的空间中。
通常，ACF51由热固树胶(例如，环氧树脂)、或热塑树脂(例如，聚乙烯)制成，同时电极14导电颗粒散布在树脂中。当ACF51被插入到ICs的导电突起15和基底构件的导电点24之间时，就可以在IC芯片11的导电突起15与基底构件22的导电点24之间实现电连接。通过ACF的树脂可以固定IC芯片11的位置，由于热固或热塑材料的特性芯片可在固化后被更稳定的固定。
图5是本实用新型一种包括多芯片的芯片块的显示模块或组件的示意图。如图5所示，为本实用新型实施例中的另一种LCD显示模块或组件的组成，其中，包括三个集成电路芯片11的多芯片的芯片块12作为一单一构件按照本实用新型中的方法设置或粘结于基底构件22。其具有不同的显示模式，以示意不断增加的对显示的复杂性的要求。
图6是本实用新型一种包括两个多芯片的芯片块的显示模块或组件的示意图。
如图6所示，本实用新型构造的LCD显示装置21可包括两个多芯片的芯片块12，每个芯片块包括两个Ics11，并独立的设置在模块的基底构件22上，该实施例示意了本实用新型的组装方法及相应获得模块或设备的灵活性和复杂性。
在具体实施中，晶粒切割方式将包括多个ICs芯片(例如，包括2、3、4或更多个)的多芯片的芯片块从处理后的晶片10移出，以获得需要的多芯片的芯片块12。这样，在晶粒切割后获得了物理上连接同时电绝缘的多个ICs。为了提供与ICs芯片的简单电连接，在ICs11上形成导电突起或导电球。IC上的接触点或电极14通常被暴露出来以进行电连接，并通常被设置在IC芯片的顶层外围附近。IC上的导电突起可包括，例如，金、铟、铜、诸如铜UBM、铜柱、铅/锡焊料、镍、无铅纯锡、无铅锡铋(lead-free-tin bismuth)、无铅锡银或其他合适的突起材料。然后将多芯片的芯片块翻转，这样多芯片的芯片块的表面，例如，暴露具有接触电极14的晶片的表面，将朝向基底构件22的顶层，在该基底构件上已经形成有导电点图案。
具体的，所提供的导电点的图案或更好的印刷电路具有空间排布对应于ICs上的电极14的导电点，这样翻转后的多芯片的芯片块上的ICs的接触电极或点将重叠或覆盖导电点24，该导电点24已经形成或印刷在基底构件22的顶层，当多芯片的芯片块被适当的与基底构件上的导电图案对齐时。在多芯片的芯片块与基底构件被正确的对齐后，将进行更稳定的电连接处理过程。
通常来讲，适用于作为基底构件22的材料可包括液晶显示(LCD)玻璃、印刷线路板(printed wiring board，PWB)、薄膜封装(tape carrier package，TCP)、球栅阵列封装(ball grid array，BGA)、半导体芯片、塑料、陶瓷、柔韧性薄膜等。
图7是本实用新型一种连接前的基底构件中的多芯片的芯片块；
图8是本实用新型一种进行电连接后的基底构件中的多芯片的芯片块。
如图7和8所示，为多芯片的芯片块12的ICs11之间的通过回流焊接方法连接。多芯片的芯片块的ICs11上的电极或导电点14具有导电突起15，也保证适当和可靠的电连接。在基底构件的顶层提供了底部充胶层(underfill layer)104。在适当的位置设置有掩蔽105以阻止由于焊接时的崩沸的溢出造成的干扰或短路。本实施例过程中的适当的掩蔽包括，例如，停止流动(no-flow)或压缩的底部充胶，比如基于液体的环氧树脂。在多芯片的芯片块12上的ICs11被适当的对齐和设置在基底构件上之后，对半组装状态的模块进行回流焊，以在两个组件之间形成更稳固的电连接。
这样，在本实用新型实施例中，多个集成芯片可被安置在基底构件上，其采用的过程类似单芯片的芯片倒装安装技术，同时又可缓和传统芯片倒装技术的主要缺点。
通过以上描述的实施例说明了本实用新型，需要理解的是，以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。
Claims (10)
1.一种包括多芯片的芯片块和基底构件的电子设备，其特征在于，所述多芯片的芯片块包括作为单一构件集成形成在所述多芯片的芯片块上的多个集成电路芯片，每一个所述集成电路芯片包括多个电极以形成外部电路连接，所述基底构件包括具有预定义图案的电路和用于与所述多芯片的芯片块上的集成电路芯片的电极进行相应电路连接的多个电接触点，所述多芯片的芯片块的所述多个集成电路芯片作为一单一构件与所述基底构件连接。
2.如权利要求1所述的电子设备，其特征在于，在所述多芯片的芯片块上的所述多个集成电路芯片从半导体片上移出之前相互之间是电绝缘的，所述集成电路芯片形成于所述半导体片上。
3.如权利要求1所述的电子设备，其特征在于，所述多芯片的芯片块和所述基底构件之间按照芯片倒装方法连接。
4.如权利要求3所述的电子设备，其特征在于，在所述多芯片的芯片块和所述基底构件之间布置有各向异性导电胶膜层，以使所述多芯片的芯片块上的电极和所述基底的接触点之间形成电连接。
5.如权利要求1所述的电子设备，其特征在于，所述基底构件为至少包括印刷电路的玻璃衬底。
6.如权利要求1所述的电子设备，其特征在于，所述电子设备包括液晶显示LCD装置；
所述LCD装置设置在所述基底构件上。
7.如权利要求6所述的电子设备，其特征在于，所述基底构件包括LCD玻璃衬底。
8.如权利要求6所述的电子设备，其特征在于，所述集成电路芯片包括逻辑和存储装置。
9.如权利要求1所述的电子设备，其特征在于，所述图案包括氧化铟锡线路连接。
10.一种包括多芯片的芯片块和基底构件的电子组件，其特征在于，所述多芯片的芯片块包括作为单一构件集成形成在所述多芯片的芯片块上的多个集成电路芯片，每一个所述集成电路芯片包括多个电极以形成外部电路连接，所述基底构件包括具有预定义图案的电路和用于与所述多芯片的芯片块上的集成电路芯片的电极进行相应电路连接的多个电接触点，所述多芯片的芯片块的所述多个集成电路芯片作为一单一构件与所述基底构件连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202534414U CN202196778U (zh) | 2011-07-18 | 2011-07-18 | 一种包括多芯片的芯片块和基底构件的电子设备和组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011202534414U CN202196778U (zh) | 2011-07-18 | 2011-07-18 | 一种包括多芯片的芯片块和基底构件的电子设备和组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202196778U true CN202196778U (zh) | 2012-04-18 |
Family
ID=45951677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011202534414U Expired - Fee Related CN202196778U (zh) | 2011-07-18 | 2011-07-18 | 一种包括多芯片的芯片块和基底构件的电子设备和组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202196778U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107957638A (zh) * | 2018-01-18 | 2018-04-24 | 中国科学院宁波材料技术与工程研究所 | 一种柔性lcd的制备方法 |
| CN109906507A (zh) * | 2016-10-26 | 2019-06-18 | 硅工厂股份有限公司 | 多芯片结构的半导体器件及使用其的半导体模块 |
-
2011
- 2011-07-18 CN CN2011202534414U patent/CN202196778U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109906507A (zh) * | 2016-10-26 | 2019-06-18 | 硅工厂股份有限公司 | 多芯片结构的半导体器件及使用其的半导体模块 |
| CN109906507B (zh) * | 2016-10-26 | 2023-09-05 | 硅工厂股份有限公司 | 多芯片结构的半导体器件及使用其的半导体模块 |
| CN107957638A (zh) * | 2018-01-18 | 2018-04-24 | 中国科学院宁波材料技术与工程研究所 | 一种柔性lcd的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10178769B2 (en) | Bonded assembly and display device including the same | |
| US10903127B2 (en) | Film for a package substrate | |
| US9349683B2 (en) | Chip-on-film package having bending part | |
| US6853092B2 (en) | Circuit board, mounting structure for semiconductor device with bumps, and electro-optic device and electronic device | |
| US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
| KR102322539B1 (ko) | 반도체 패키지 및 이를 포함하는 디스플레이 장치 | |
| KR20080046371A (ko) | 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치 | |
| KR20160118238A (ko) | 얼라인먼트 방법, 전자 부품의 접속 방법, 접속체의 제조 방법, 접속체, 이방성 도전 필름 | |
| CN1317827A (zh) | 半导体器件和采用半导体器件的液晶模块 | |
| CN101087370B (zh) | 图像感测装置与应用该图像感测装置的镜头模块 | |
| CN108718481B (zh) | 一种引脚结构及显示面板的绑定结构 | |
| CN202196778U (zh) | 一种包括多芯片的芯片块和基底构件的电子设备和组件 | |
| CN101916000A (zh) | 液晶显示器及其线路架构 | |
| JP6006955B2 (ja) | 接続体の製造方法、接続方法 | |
| KR102391249B1 (ko) | 표시 장치 | |
| CN202307881U (zh) | 一种电子设备 | |
| CN103187385A (zh) | 薄膜覆晶封装的衬底 | |
| US6493056B2 (en) | Interposer device | |
| US10840175B2 (en) | Film package, chip-on-film package, and package module | |
| WO2020107654A1 (zh) | 显示屏及显示装置 | |
| US7279794B2 (en) | Semiconductor device and electronic device, and methods for manufacturing thereof | |
| US7125746B2 (en) | Flip-chip sub-assembly, methods of making same and device including same | |
| JP3876993B2 (ja) | 接着構造、液晶装置、及び電子機器 | |
| CN102891132A (zh) | 一种电子设备 | |
| US20150303162A1 (en) | Integrated circuit chip and display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120418 Termination date: 20180718 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |