CN202307881U - 一种电子设备 - Google Patents
一种电子设备 Download PDFInfo
- Publication number
- CN202307881U CN202307881U CN 201120261234 CN201120261234U CN202307881U CN 202307881 U CN202307881 U CN 202307881U CN 201120261234 CN201120261234 CN 201120261234 CN 201120261234 U CN201120261234 U CN 201120261234U CN 202307881 U CN202307881 U CN 202307881U
- Authority
- CN
- China
- Prior art keywords
- chip
- electronic equipment
- electrode
- basal component
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型实施例公开了一种电子设备,该电子设备包括由多芯片构成的芯片块和基底构件,芯片块包括作为单一构件集成的多个集成电路芯片,每一个集成电路芯片包括多个电极以形成外部电路连接,基底构件包括具有预定义图案的电路和用于与芯片块中的集成电路芯片的电极进行相应电路连接的多个电接触点;对每一个集成电路芯片中的DCLK电极进行并联,对每一个集成电路芯片中的LOAD电极进行并联,多个集成电路芯片中的第一个集成电路芯片的DOUT电极与多个集成电路芯片中的第二个集成电路芯片的DIN电极进行电路连接。在本实用新型实施例中,可以减少在不同步骤中顺序地安装及对齐多个ICs的需要。
Description
技术领域
本实用新型涉及电子技术领域,特别是涉及一种电子设备,尤其是一种包括由多芯片构成的芯片块和基底构件的电子设备。
背景技术
现有技术中,半导体集成电路在电子设备中的使用已极为普遍,但是,传统的半导体集成电路多以封装的形式被使用,使用时半导体芯片通过金或铝线与引线框头或其他封装或基底连接,这些金或铝线从环绕在半导体芯片的电路表面的外围的接触点开始形成回路。
为了减轻反向寄生效应以及满足工业范围内对高引脚数和小电路板印记的要求,半导体集成电路与基底连接的传统方法是,首先将半导体芯片翻转过来这样设置在半导体芯片的顶部外围表面的接触点就直接朝向基底构件的表面,在该基底构件的表面形成有相应于接触点的设置以在半导体芯片和基底构件之间进行相互连接;然后,对齐集成电路芯片和基底构件上的相应的接触点,接着将彼此连接起来以完成电连接。通常,在集成电路芯片上的外部电极或接触点都具有焊球或突起以保证可靠的连接,以及组件被以适当的连接方法,或诸如回流焊接等方式连接。
然而,随着对电子设备更高以及更多性能的要求,在电子设备上需要具有越来越多的集成电路,这使得传统的芯片倒装连接技术的成本效率或利益开始下降。例如,在早期版本的移动电话或手持游戏机中,单个集成电路显示驱动芯片就足以驱动整个显示屏幕。但是,要满足对显示的更多功能的需求,以及不断增长的对诸如更高分辨率等显示性能的要求,就需要多个集成电路显示驱动用于单个普通的显示装置,比如(但不限于)液晶显示(Liquid Crystal Display,LCD)屏幕。同样的,随着对手持电子设备(例如,移动电话、便携计算机等)的更小型化的不断增长的需求,并伴随着对这些设备的操作速度或频率的不断增长的要求,即这样的电子设备会需要采用越来越多的通过非线路连接方式连接的集成电路芯片。另一方面,需要注意的是,电子设备的生产率或产品率随着芯片倒装连接的集成电路芯片的数目增长而显著地下降。因而,存在对提供包括通过非线路连接方式连接的多个集成电路芯片的电子设备的极大需求,同时减轻与传统的芯片倒装技术或方法有关的负面后果。另外,现有技术中,多个集成电路芯片之间的连接线的走线方向较为混乱,不容易实现芯片间用于信号交互的连线。
实用新型内容
本实用新型的目的在于克服现有技术的不足,本实用新型提供了一种电子设备,可以减少在不同步骤中顺序地安装及对齐多个ICs的需要。
为了解决上述问题,本实用新型提出了一种电子设备,所述电子设备包括由多芯片构成的芯片块和基底构件,所述芯片块包括作为单一构件集成的多个集成电路芯片,每一个所述集成电路芯片包括多个电极以形成外部电路连接,所述基底构件包括具有预定义图案的电路和用于与所述芯片块中的集成电路芯片的电极进行相应电路连接的多个电接触点,所述芯片块中的多个集成电路芯片作为一单一构件与所述基底构件连接;通过所述基底构件上的预定义图案的电路对每一个所述集成电路芯片中的DCLK电极进行并联,通过所述基底构件上的预定义图案的电路对每一个所述集成电路芯片中的LOAD电极进行并联,所述多个集成电路芯片中的第一个集成电路芯片的DOUT电极与所述多个集成电路芯片中的第二个集成电路芯片的DIN电极通过所述基底构件上的预定义图案的电路进行电路连接。
优选地,所述芯片块和所述基底构件之间按照芯片倒装方法连接。
优选地,在所述芯片块和所述基底构件之间布置有各向异性导电胶膜层,以使所述芯片块上的电极和所述基底的接触点之间形成电连接。
优选地,所述基底构件为具有印刷电路的玻璃衬底。
优选地,所述电子设备包括液晶显示LCD装置。
优选地,所述LCD装置设置在所述基底构件上。
优选地,所述芯片块中的第一个集成电路芯片的DIN电极与输入DIN信号的连接线相连接。
优选地,所述集成电路芯片包括逻辑和存储装置。
优选地,所述芯片块中的最后一个集成电路芯片的DCLK电极与输入DCLK信号的连接线相连接。
优选地,所述集成电路芯片为所述LCD装置的显示驱动芯片。
实施本实用新型实施例,可以提高现有技术中采用芯片倒装技术完成的电子设备的生产率或产品率,另外,可以减少在不同步骤中顺序地安装及对齐多个ICs的需要;且对多个集成电路芯片之间的连接线的走线方向进行布置,以提高电子设备中芯片块中的每个集成电路芯片的安装正确率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是包括电绝缘的集成电路芯片的处理过的半导体片的示意图;
图2是本实用新型实施例的LCD显示组件的示意图;
图3是本实用新型实施例的芯片块中的多个集成电路芯片的电连接方式的示意图;
图4是包括多芯片的芯片块的显示组件的示意图;
图5是包括两个多芯片的芯片块的显示模块或组件的示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
参考图1,图1示出了包括电绝缘的集成电路芯片11的处理过的半导体片10。通常,集成电路芯片11被集成的形成在相同的半导体片(或称晶片)上,并且当处于晶片上时其一般多是单独的或者是没有相互进行电连接。通常,集成电路芯片按照一定的阵列进行排布,并在相邻的集成电路(integrated circuit,IC)芯片之间具有恒定的间距。进一步的,在单个处理过的晶片上通常都具有单一类型的IC,在同一晶片上排布不同类型的独立ICs的情况并不常见。
为了更好地说明本实用新型实施例,处于处理后的晶片上的IC芯片11被划分成组,每一组通常包括多个ICs。例如,处理后的晶片10可被分为芯片组,每组包括至少两个ICs。当然,视具体情况而定,该晶片10上可以是没有IC或其组中只包括一个单独IC,这都取决于具体的晶片。
下面结合图2、图3对本实用新型实施例的电子设备进行详细说明。
图2是本实用新型实施例的LCD显示组件20的示意图,如图2所示,该模块包括LCD显示装置21,该LCD显示装置21通过预先定义的导电图案23电连接于基底构件22。对于LCD显示模块,通常会使用LCD玻璃基底,当然也可以使用其他类型的基底。导电图案或电路通常印刷制成或形成于基底构件22的顶层,也可以采用其他恰当的方法来形成确定的导电图案、轨迹或电路。
在本实用新型实施例中,虽然为了叙述方便对每一个集成电路芯片都标记为11,但是这些ICs可能是不同或相同的,对单个IC的标记主要是为了描述在ICs11和相应的基底构件22之间的电连接。当然,每一个ICs都形成有接触点或电极以便与外部电路或其他相同模块/设备的其他组件进行电连接。
图3是本实用新型实施例的芯片块中的多个集成电路芯片的电连接方式的示意图,下面结合图2、图3对本实用新型实施例所提供的一种电子设备(可以视为图2中所示的LCD显示组件)进行相关描述,其中,该电子设备包括由多芯片构成的芯片块12和基底构件22,芯片块12包括作为单一构件集成的多个集成电路芯片11,每一个集成电路芯片11包括多个电极14以形成外部电路连接,基底构件22包括具有预定义图案的电路23和用于与芯片块12中的集成电路芯片11的电极14进行相应电路连接的多个电接触点24,芯片块12中的多个集成电路芯片11作为一单一构件与基底构件22连接;通过基底构件22上的预定义图案的电路23对每一个集成电路芯片11中的DCLK电极进行并联,通过基底构件上的预定义图案的电路23对每一个集成电路芯片11中的LOAD电极进行并联,多个集成电路芯片11中的第一个集成电路芯片(first IC)的DOUT电极与多个集成电路芯片11中的第二个集成电路芯片(last IC)的DIN电极通过基底构件22上的预定义图案的电路23进行电路连接。
这里的DIN信号由first IC的DIN电极输入,通过first IC的DOUT电极将DIN信号输入第二个集成电路芯片或last IC的DIN电极。
需要说明的是,这里的第二个集成电路芯片指的是当该芯片块12只包括两个集成电路芯片时,则第二个集成电路芯片为last IC,而当该芯片块12包括两个以上的集成电路芯片时,则last IC表示的是该芯片块12的最后一个集成电路芯片。
本实用新型实施例所述及的预定义图案的电路23为导电图案或电路。
具体实施中,在芯片块和基底构件之间布置有各向异性导电胶膜层,以使芯片块上的电极和基底的接触点之间形成电连接。
另外,基底构件为具有印刷电路的玻璃衬底,电子设备包括液晶显示LCD装置,该LCD装置设置在基底构件上,进一步地,基底构件包括LCD玻璃衬底,集成电路芯片包括逻辑和存储装置。
在本实用新型实施例中,集成电路芯片可以是LCD装置的显示驱动芯片。
如图3所示,芯片块的多个集成电路芯片之间分别通过DCLK电极、LOAD电极进行信号连接,也就是说,每一个集成电路芯片的DCLK电极之间相互并联,每一个集成电路芯片的LOAD电极之间相互并联。而相对于DIN电极,则是输入DIN信号的连接线连接芯片块中的第一个集成电路芯片(first IC)的DIN电极,而第一个集成电路芯片(first IC)的DOUT电极与第二个(下一个)集成电路芯片的DIN电极连接,以此类推,第二个集成电路芯片的DOUT电极与第三个集成电路芯片的DIN电极连接;而相对于DCLK电极,则芯片块中的最后一个集成电路芯片(last IC)的DCLK电极与输入DCLK信号的连接线相连接,DCLK信号从最后一个集成电路芯片的DCLK电极输入,并由最后一个集成电路芯片的DCLK电极输入到前一个集成电路芯片的DCLK电极。
为了减少传统的“芯片倒装”粘结技术的相关不利影响,由多芯片构成的芯片块作为单一构件进行粘结(该芯片块包括多个集成形成在同一多芯片的芯片块上的ICs),例如,作为单独一片包括两个独立的ICs,与基底构件粘结。当处于多芯片的芯片块上时独立的ICs通常相互之间不连接,但是,应当理解的是特定的相互连接,例如,输入/输出连接、电源轨等连接可被预形成于独立ICs之间以备后续要求。为了在多芯片的芯片块12的ICs与基底上的导电图案或电路23之间形成电连接,位置上相应于多芯片的芯片块12的ICs11上的配对电极14,在导电图案或电路上形成多个电接触点24。通常,基底构件22上的电接触点24设置时的空间和距离与多芯片的芯片块12上的ICs11的电极之间的空间和距离是相对应的。
为了保证完整性,需要注意的是,ICs11的电极14被设置在多芯片的芯片块12的直接面对导电图案的顶层朝向基底构件22的顶层的一面。
结合图4及图5,从图4中可以看出,已经将包括LCD显示装置21和多芯片的芯片块的完整的电子设备(显示组件)正确地连接,多芯片的芯片块12的ICs11上的电极通常重叠或覆盖了基底构件上的对应的电接触点。如图5所示,为本实用新型实施例中的另一种LCD显示模块或组件的组成,其中,包括三个集成电路芯片11的多芯片的芯片块12作为一单一构件按照本实用新型中的连接方式设置或粘结于基底构件22。类似的,本实用新型实施例的LCD显示装置还可以是包括两个多芯片的芯片块,每个芯片块包括两个ICs,并独立的设置在模块的基底构件上。
在具体实施中,晶粒切割方式将包括多个ICs芯片(例如,包括2、3、4或更多个)的多芯片的芯片块从处理后的晶片移出,以获得需要的多芯片的芯片块12。这样,在晶粒切割后获得了物理上连接同时电绝缘的多个ICs。为了提供与ICs芯片的简单电连接,在ICs11上形成导电凸起或导电球。IC上的接触点或电极14通常被暴露出来以进行电连接,并通常被设置在IC芯片的顶层外围附近。IC上的导电凸起可包括,例如,金、铟、铜(诸如铜UBM、铜柱)、铅/锡焊料、镍、无铅纯锡、无铅锡铋(lead-free-tin bismuth)、无铅锡银或其他合适的凸起材料。将多芯片的芯片块翻转,这样多芯片的芯片块的表面,例如,具有接触电极14的晶片的表面,将朝向基底构件22的顶层,在该基底构件22上已经具有导电图案23。
具体的,所提供的导电图案或印刷电路具有空间排布对应于ICs上的电极14的电接触点,这样翻转后的多芯片的芯片块上的ICs的电极或点将重叠或覆盖电接触点,该电接触点已经形成或印刷在基底构件22的顶层,当多芯片的芯片块被适当地与基底构件上的导电图案对齐时,即在多芯片的芯片块与基底构件对齐后,将进行更稳定的电连接处理过程。
通常来讲,适用于作为基底构件22的材料可包括液晶显示(LCD)玻璃、印刷线路板(Printed Wiring Board,PWB)、薄膜封装(Tape Carrier Package,TCP)、球栅阵列封装(Ball Grid Array,BGA)、半导体芯片、塑料、陶瓷、柔韧性薄膜等。
在本实用新型实施例中,多个集成芯片可被安置在基底构件上,其采用的过程类似单芯片的芯片倒装安装技术,同时又可克服传统芯片倒装技术的主要缺点。
实施本实用新型实施例,可以提高现有技术中采用芯片倒装技术完成的电子设备的生产率或产品率,另外,可以减少在不同步骤中顺序地安装及对齐多个ICs的需要;且对多个集成电路芯片之间的连接线的走线方向进行布置,以提高电子设备中芯片块中的每个集成电路芯片的安装正确率。
通过以上描述的实施例说明了本实用新型,需要理解的是,以上所揭露的仅为本实用新型一种较佳实施例而已,当然不能以此来限定本实用新型之权利范围,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本实用新型的保护范围。
Claims (10)
1.一种电子设备,其特征在于,所述电子设备包括由多芯片构成的芯片块和基底构件,所述芯片块包括作为单一构件集成的多个集成电路芯片,每一个所述集成电路芯片包括多个电极以形成外部电路连接,所述基底构件包括具有预定义图案的电路和用于与所述芯片块中的集成电路芯片的电极进行相应电路连接的多个电接触点,所述芯片块中的多个集成电路芯片作为一单一构件与所述基底构件连接;通过所述基底构件上的预定义图案的电路对每一个所述集成电路芯片中的DCLK电极进行并联,通过所述基底构件上的预定义图案的电路对每一个所述集成电路芯片中的LOAD电极进行并联,所述多个集成电路芯片中的第一个集成电路芯片的DOUT电极与所述多个集成电路芯片中的第二个集成电路芯片的DIN电极通过所述基底构件上的预定义图案的电路进行电路连接。
2.如权利要求1所述的电子设备,其特征在于,所述芯片块和所述基底构件之间按照芯片倒装方法连接。
3.如权利要求2所述的电子设备,其特征在于,在所述芯片块和所述基底构件之间布置有各向异性导电胶膜层。
4.如权利要求1所述的电子设备,其特征在于,所述基底构件为具有印刷电路的玻璃衬底。
5.如权利要求1所述的电子设备,其特征在于,所述电子设备包括液晶显示LCD装置。
6.如权利要求5所述的电子设备,其特征在于,所述LCD装置设置在所述基底构件上。
7.如权利要求6所述的电子设备,其特征在于,所述芯片块中的第一个集成电路芯片的DIN电极与输入DIN信号的连接线相连接。
8.如权利要求1所述的电子设备,其特征在于,所述集成电路芯片包括逻辑和存储装置。
9.如权利要求1所述的电子设备,其特征在于,所述芯片块中的最后一个集成电路芯片的DCLK电极与输入DCLK信号的连接线相连接。
10.如权利要求5或6所述的电子设备,其特征在于,所述集成电路芯片为所述LCD装置的显示驱动芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201120261234 CN202307881U (zh) | 2011-07-22 | 2011-07-22 | 一种电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201120261234 CN202307881U (zh) | 2011-07-22 | 2011-07-22 | 一种电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202307881U true CN202307881U (zh) | 2012-07-04 |
Family
ID=46376722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201120261234 Expired - Fee Related CN202307881U (zh) | 2011-07-22 | 2011-07-22 | 一种电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202307881U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102891132A (zh) * | 2011-07-22 | 2013-01-23 | 微创高科有限公司 | 一种电子设备 |
-
2011
- 2011-07-22 CN CN 201120261234 patent/CN202307881U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102891132A (zh) * | 2011-07-22 | 2013-01-23 | 微创高科有限公司 | 一种电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9576865B2 (en) | Film for semiconductor package, semiconductor package using film and display device including the same | |
US10903127B2 (en) | Film for a package substrate | |
US10304764B2 (en) | Film product, film packages and package modules using the same | |
US10607939B2 (en) | Semiconductor packages and display devices including the same | |
US8487452B2 (en) | Semiconductor package having a stacked structure | |
CN103219299A (zh) | 集成电路封装组件及其形成方法 | |
US20050040504A1 (en) | Low-cost flexible film package module and method of manufacturing the same | |
KR20160020181A (ko) | 벤딩부를 갖는 칩 온 필름 패키지 | |
KR101904926B1 (ko) | 반도체 패키지 | |
US20110018121A1 (en) | Semiconductor packages and methods of fabricating the same | |
CN102623371B (zh) | Csp芯片贴装载具及贴装方法 | |
US10820416B2 (en) | Substrate apparatus and method of manufacturing the same | |
CN202307881U (zh) | 一种电子设备 | |
CN202196778U (zh) | 一种包括多芯片的芯片块和基底构件的电子设备和组件 | |
CN103187385A (zh) | 薄膜覆晶封装的衬底 | |
CN101252105A (zh) | 电路板结构、覆晶电路和驱动电路的布线结构 | |
CN102891132A (zh) | 一种电子设备 | |
KR20130025097A (ko) | 피씨비 본딩 장치 및 피씨비 본딩 방법 | |
CN201425939Y (zh) | 覆晶式ic包装结构 | |
CN108389815A (zh) | 一种芯片倒装封装设备 | |
US7125746B2 (en) | Flip-chip sub-assembly, methods of making same and device including same | |
KR20170034597A (ko) | 복수의 칩들이 내장된 반도체 패키지 | |
CN100477140C (zh) | 半导体封装元件及制作方法 | |
Hwang | Advanced low-cost bare-die packaging technology for liquid crystal displays | |
CN218939682U (zh) | 一种Power MOSFET和MOSFET driver结合的IC封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20180722 |